-
公开(公告)号：CN118450790A
公开(公告)日：2024-08-06
申请号：CN202410015808.0
申请日：2024-01-05
申请人： 新加坡商格罗方德半导体私人有限公司
摘要： 本发明涉及用于电阻式存储器元件的层堆叠，揭示包括用于电阻式存储器元件的层堆叠的结构以及形成包括用于电阻式存储器元件的层堆叠的结构的方法。该结构包括电阻式存储器元件，该电阻式存储器元件包括第一电极、第二电极、以及设于该第二电极与该第一电极间的开关层。该第一电极包括第一层以及位于该第一层与该开关层间的第二层。该开关层具有第一厚度，且该第一电极的该第二层具有小于该开关层的该第一厚度的第二厚度。
-
公开(公告)号：CN104051491B
公开(公告)日：2017-06-06
申请号：CN201410097862.0
申请日：2014-03-17
申请人： 新加坡商格罗方德半导体私人有限公司
IPC分类号： H01L27/24 , H01L23/48 , H01L45/00 , H01L21/768
摘要： 一种具有贯穿硅中介/硅导孔应用的非易失性内存器件。本发明公开一种内存器件及形成该器件的方法。该器件包括：基板，具有阵列表面及非阵列表面；内存阵列，具有藉由在第一方向的第一导体及在第二方向的第二导体而互连的复数个内存单元。所述内存阵列配置在基板的阵列表面上。所述内存阵列复包含配置在基板中的硅导孔(TSV)接点。所述TSV接点从阵列表面延伸至非阵列表面，使非阵列表面能电性连接至阵列。
-
公开(公告)号：CN105977202A
公开(公告)日：2016-09-28
申请号：CN201610144634.3
申请日：2016-03-14
申请人： 新加坡商格罗方德半导体私人有限公司
IPC分类号： H01L21/768 , H01L27/22
摘要： 本发明涉及具有低k互连的逻辑装置的整合式磁性随机存取记忆体。具体揭示一种装置及形成装置的方法。该方法包括设置一基板与一在该基板的第一、第二及第三区域上的第一上介电层。该第一上介电层在该第一及第二区域中包含一具有多个金属线路的第一上互连层。MRAM记忆胞包含一夹在顶端及底端电极之间的MTJ组件并形成在第二区域中。底端电极直接接触至第二区域的第一上互连层中的金属线路。介电层包含一在第一区域中具有双镶崁互连且在第二区域中具有镶崁互连的第二上互连层，并设置于第一上互连层上。第一区域中的双镶崁互连耦接至第一区域中的金属线路，而第二区域中的镶崁互连耦接至MTJ组件。
-
公开(公告)号：CN110021701B
公开(公告)日：2023-08-11
申请号：CN201811479247.0
申请日：2018-12-05
申请人： 新加坡商格罗方德半导体私人有限公司
IPC分类号： H10N50/01 , H10N50/80 , H10B61/00 , H01L23/552
摘要： 本发明涉及STT‑MRAM覆晶磁屏蔽及其制造方法，提供数种在覆晶封装件内磁屏蔽垂直STT‑MRAM结构的所有六面的方法及所产生的装置。数个具体实施例包括：在晶圆的上表面及铝焊垫的外部上方形成钝化堆栈；在该钝化堆栈上方形成聚合物层；在该铝焊垫、该聚合物层的数个部分上方且沿着该聚合物层的侧壁形成UBM层；在该UBM层上方形成T形铜柱；在该T形铜柱上方形成μ‑凸块；将该晶圆切成多个晶粒；在各晶粒的底面上方形成环氧树脂层；在该环氧树脂层上方且沿着各晶粒、该环氧树脂层、该钝化堆栈及该聚合物层的侧壁形成磁屏蔽层；以及使该μ‑凸块连接至具有数个BGA球的封装衬底。
-
公开(公告)号：CN109390370B
公开(公告)日：2023-08-01
申请号：CN201810652382.4
申请日：2018-06-22
申请人： 新加坡商格罗方德半导体私人有限公司
摘要： 本发明涉及具有存储单元的集成电路及其产生方法，所提供的是集成电路及其产生方法。在一例示性具体实施例中，集成电路包括具有埋置型绝缘体层、及上覆于该埋置型绝缘体层的主动层的衬底。晶体管上覆于该埋置型绝缘体层，并且存储单元下伏于该埋置型绝缘体层。如此，该存储单元与该晶体管位在该埋置型绝缘体层的相反面上。
-
公开(公告)号：CN105977202B
公开(公告)日：2019-05-28
申请号：CN201610144634.3
申请日：2016-03-14
申请人： 新加坡商格罗方德半导体私人有限公司
IPC分类号： H01L21/768 , H01L27/22
摘要： 本发明涉及具有低k互连的逻辑装置的整合式磁性随机存取存储器。具体揭示一种装置及形成装置的方法。该方法包括设置一基板与一在该基板的第一、第二及第三区域上的第一上介电层。该第一上介电层在该第一及第二区域中包含一具有多个金属线路的第一上互连层。MRAM存储器单元包含一夹在顶端及底端电极之间的MTJ组件并形成在第二区域中。底端电极直接接触至第二区域的第一上互连层中的金属线路。介电层包含一在第一区域中具有双镶崁互连且在第二区域中具有镶崁互连的第二上互连层，并设置于第一上互连层上。第一区域中的双镶崁互连耦接至第一区域中的金属线路，而第二区域中的镶崁互连耦接至MTJ组件。
-
公开(公告)号：CN104051491A
公开(公告)日：2014-09-17
申请号：CN201410097862.0
申请日：2014-03-17
申请人： 新加坡商格罗方德半导体私人有限公司
IPC分类号： H01L27/24 , H01L23/48 , H01L45/00 , H01L21/768
摘要： 一种具有贯穿硅中介/硅导孔应用的非易失性内存器件。本发明公开一种内存器件及形成该器件的方法。该器件包括：基板，具有阵列表面及非阵列表面；内存阵列，具有藉由在第一方向的第一导体及在第二方向的第二导体而互连的复数个内存单元。所述内存阵列配置在基板的阵列表面上。所述内存阵列复包含配置在基板中的硅导孔(TSV)接点。所述TSV接点从阵列表面延伸至非阵列表面，使非阵列表面能电性连接至阵列。
-
公开(公告)号：CN110021701A
公开(公告)日：2019-07-16
申请号：CN201811479247.0
申请日：2018-12-05
申请人： 新加坡商格罗方德半导体私人有限公司
IPC分类号： H01L43/12 , H01L43/02 , H01L27/22 , H01L23/552
摘要： 本发明涉及STT-MRAM覆晶磁屏蔽及其制造方法，提供数种在覆晶封装件内磁屏蔽垂直STT-MRAM结构的所有六面的方法及所产生的装置。数个具体实施例包括：在晶圆的上表面及铝焊垫的外部上方形成钝化堆栈；在该钝化堆栈上方形成聚合物层；在该铝焊垫、该聚合物层的数个部分上方且沿着该聚合物层的侧壁形成UBM层；在该UBM层上方形成T形铜柱；在该T形铜柱上方形成μ-凸块；将该晶圆切成多个晶粒；在各晶粒的底面上方形成环氧树脂层；在该环氧树脂层上方且沿着各晶粒、该环氧树脂层、该钝化堆栈及该聚合物层的侧壁形成磁屏蔽层；以及使该μ-凸块连接至具有数个BGA球的封装衬底。
-
公开(公告)号：CN109390370A
公开(公告)日：2019-02-26
申请号：CN201810652382.4
申请日：2018-06-22
申请人： 新加坡商格罗方德半导体私人有限公司
摘要： 本发明涉及具有存储单元的集成电路及其产生方法，所提供的是集成电路及其产生方法。在一例示性具体实施例中，集成电路包括具有埋置型绝缘体层、及上覆于该埋置型绝缘体层的主动层的衬底。晶体管上覆于该埋置型绝缘体层，并且存储单元下伏于该埋置型绝缘体层。如此，该存储单元与该晶体管位在该埋置型绝缘体层的相反面上。
-
-
-
-
-
-
-
-
搜索结果
9 条记录 (耗时 0.032 秒)
