公开(公告)号：CN103841772A

公开(公告)日：2014-06-04

申请号：CN201310566666.9

申请日：2013-11-13

Applicant: 日东电工株式会社

Inventor： 奥野智明 ,  金崎沙织 ,  小黑刚 ,  河上杰

IPC: H05K3/40 ,  H05K1/11 ,  G11B5/48

CPC classification number: H05K1/0271 ,  G11B5/484 ,  G11B5/486 ,  H05K1/0281 ,  H05K1/05 ,  H05K1/056 ,  H05K1/09 ,  H05K1/117 ,  H05K2201/0154 ,  H05K2201/0394 ,  Y10T29/49155

Abstract: 本发明提供布线电路基板及其制造方法。制造方法包括以下工序：第1工序，准备金属支承层；第2工序，在金属支承层的厚度方向一侧形成绝缘层，该绝缘层包括第1开口和多个端子形成部；第3工序，在绝缘层的厚度方向一侧形成导体层，该导体层具有分别与多个端子形成部相对应的多个端子部；第4工序，通过去除金属支承层的局部而形成第2开口和至少1个增强金属支承部；以及第5工序，去除自第2开口暴露的多个端子形成部，从而使多个端子部的厚度方向两侧面暴露。

公开(公告)号：CN103841772B

公开(公告)日：2018-06-19

申请号：CN201310566666.9

申请日：2013-11-13

Applicant: 日东电工株式会社

Inventor： 奥野智明 ,  金崎沙织 ,  小黑刚 ,  河上杰

IPC: H05K3/40 ,  H05K1/11 ,  G11B5/48

CPC classification number: H05K1/0271 ,  G11B5/484 ,  G11B5/486 ,  H05K1/0281 ,  H05K1/05 ,  H05K1/056 ,  H05K1/09 ,  H05K1/117 ,  H05K2201/0154 ,  H05K2201/0394 ,  Y10T29/49155

Abstract: 本发明提供布线电路基板及其制造方法。制造方法包括以下工序：第1工序，准备金属支承层；第2工序，在金属支承层的厚度方向一侧形成绝缘层，该绝缘层包括第1开口和多个端子形成部；第3工序，在绝缘层的厚度方向一侧形成导体层，该导体层具有分别与多个端子形成部相对应的多个端子部；第4工序，通过去除金属支承层的局部而形成第2开口和至少1个增强金属支承部；以及第5工序，去除自第2开口暴露的多个端子形成部，从而使多个端子部的厚度方向两侧面暴露。