-
公开(公告)号：CN108446008B
公开(公告)日：2021-08-10
申请号：CN201810162928.8
申请日：2018-02-27
Applicant: 晶晨半导体(上海)股份有限公司
IPC: G06F1/3234 , G06F1/3203
Abstract: 本发明涉及集成电路技术领域，尤其涉及一种分级调频调压的动态响应调节方法，包括：步骤S1，实时获取与中央处理器连接的负载的功率；步骤S2，判断当前负载的功率所在的区间与上一时刻相比是否改变；于判断结果为负载的功率升高，转向步骤S3；于判断结果为负载的功率降低，转向步骤S4；步骤S3，将中央处理器从低频模式经由多级中频模式逐级提升至高频模式，同时将核电压从一第一电压值逐级提升至一第二电压值；步骤S4，将中央处理器从高频模式经由多级中频模式逐级降低至低频模式，同时将核电压从所述第二电压值逐级降低至一第一电压值；能够减小中央处理器动态调频时因动态响应较差的电源响应不及时造成的核电压幅值跌落的情况，避免系统崩溃。
-
公开(公告)号：CN107466155A
公开(公告)日：2017-12-12
申请号：CN201710674869.8
申请日：2017-08-09
Applicant: 晶晨半导体(上海)股份有限公司
IPC: H05K1/02
CPC classification number: H05K1/0248
Abstract: 本发明提供了一种在并行信号线上实现信号传输等时长的方法，应用于连接有存储器的印制电路中，其中，包括以下步骤：将一已知长度的并行信号线定义为标准并行信号线，并对标准并行信号线进行测试以获取一电信号于标准并行信号线中的传输速度；测试第一并行信号线中的电信号经过过孔区的一延迟时间以及经过非过孔区的一第一传输时间；将延迟时间以及第一时间定义为一基准时间；根据第一基准时间以及电信号的传输速度获取第二并行信号线的长度。其技术方案的有益效果在于，克服了现有技术中将经过过孔和不经过过孔的并行信号线设置为等长度，存在的信号传输延迟的缺陷。
-
Patent Agency Ranking
公开(公告)号：CN107466155B
公开(公告)日：2020-10-09
申请号：CN201710674869.8
申请日：2017-08-09
Applicant: 晶晨半导体(上海)股份有限公司
IPC: H05K1/02
Abstract: 本发明提供了一种在并行信号线上实现信号传输等时长的方法，应用于连接有存储器的印制电路中，其中，包括以下步骤：将一已知长度的并行信号线定义为标准并行信号线，并对标准并行信号线进行测试以获取一电信号于标准并行信号线中的传输速度；测试第一并行信号线中的电信号经过过孔区的一延迟时间以及经过非过孔区的一第一传输时间；将延迟时间以及第一时间定义为一基准时间；根据第一基准时间以及电信号的传输速度获取第二并行信号线的长度。其技术方案的有益效果在于，克服了现有技术中将经过过孔和不经过过孔的并行信号线设置为等长度，存在的信号传输延迟的缺陷。
-
公开(公告)号：CN108446008A
公开(公告)日：2018-08-24
申请号：CN201810162928.8
申请日：2018-02-27
Applicant: 晶晨半导体(上海)股份有限公司
IPC: G06F1/32
Abstract: 本发明涉及集成电路技术领域，尤其涉及一种分级调频调压的动态响应调节方法，包括：步骤S1，实时获取与中央处理器连接的负载的功率；步骤S2，判断当前负载的功率所在的区间与上一时刻相比是否改变；于判断结果为负载的功率升高，转向步骤S3；于判断结果为负载的功率降低，转向步骤S4；步骤S3，将中央处理器从低频模式经由多级中频模式逐级提升至高频模式，同时将核电压从一第一电压值逐级提升至一第二电压值；步骤S4，将中央处理器从高频模式经由多级中频模式逐级降低至低频模式，同时将核电压从所述第二电压值逐级降低至一第一电压值；能够减小中央处理器动态调频时因动态响应较差的电源响应不及时造成的核电压幅值跌落的情况，避免系统崩溃。
-
-
公开(公告)号：CN109887538B
公开(公告)日：2021-10-19
申请号：CN201910164980.1
申请日：2019-03-05
Applicant: 晶晨半导体(上海)股份有限公司
IPC: G11C29/44
Abstract: 一种存储器的干扰死机的测试方法，应用于双倍速率同步动态随机存储器，双倍速率同步动态随机存储器设置有多种信号线，其中，测试方法包括以下步骤：步骤S1，将双倍速率同步动态随机存储器的至少一根信号线进行短路处理；步骤S2，对双倍速率同步动态随机存储器进行读写操作；步骤S3，记录双倍速率同步动态随机存储器响应每次读写操作的每个测试结果。通过对双倍速率同步动态随机存储器的信号线进行短路处理，并记录双倍速率同步动态随机存储器响应每次读写操作的每个测试结果，从而准确排查存储器死机问题，进而减少排查的成本，并加快研发成本。
-
公开(公告)号：CN109887538A
公开(公告)日：2019-06-14
申请号：CN201910164980.1
申请日：2019-03-05
Applicant: 晶晨半导体(上海)股份有限公司
IPC: G11C29/44
Abstract: 一种存储器的干扰死机的测试方法，应用于双倍速率同步动态随机存储器，双倍速率同步动态随机存储器设置有多种信号线，其中，测试方法包括以下步骤：步骤S1，将双倍速率同步动态随机存储器的至少一根信号线进行短路处理；步骤S2，对双倍速率同步动态随机存储器进行读写操作；步骤S3，记录双倍速率同步动态随机存储器响应每次读写操作的每个测试结果。通过对双倍速率同步动态随机存储器的信号线进行短路处理，并记录双倍速率同步动态随机存储器响应每次读写操作的每个测试结果，从而准确排查存储器死机问题，进而减少排查的成本，并加快研发成本。
-
-
-
-
-
-
Search Results
7
records
(took 0.024 seconds)
