公开(公告)号：CN102804148A

公开(公告)日：2012-11-28

申请号：CN201080026882.9

申请日：2010-05-10

Applicant: 松下电器产业株式会社

Inventor： 仲林久贵

IPC: G06F12/00

CPC classification number: G11C7/1078 ,  G11C7/1066 ,  G11C7/1087 ,  G11C7/1093

Abstract: 锁存定时调整装置(10)包括：第一至第三可变延迟部(14a、14b、14c)，分别使用第一至第三可变延迟量延迟选通信号DQS；第一数据锁存部(19a)，接收第一可变延迟部(14a)的输出，锁存数据信号DQ；第二数据锁存部(19b)，接收第二可变延迟部(14b)的输出，锁存数据信号；第三数据锁存部(19c)，接收第二可变延迟部(14c)的输出，锁存数据信号；比较部(23)，进行第一及第二数据锁存部的输出的比较，以及第二及第三数据锁存部的输出的比较；延迟调整部(24)，基于比较部的比较结果，调整第一及第三可变延迟量，基于调整后的第一及第三可变延迟量，调整第二可变延迟量。

公开(公告)号：CN1701436A

公开(公告)日：2005-11-23

申请号：CN200480000798.4

申请日：2004-01-26

Applicant: 松下电器产业株式会社

Inventor： 樱裕司 ,  仲林久贵 ,  丰冈彻至 ,  楠见亨

IPC: H01L21/82 ,  H01L27/04 ,  H01L21/60

CPC classification number: H01L23/5286 ,  H01L24/48 ,  H01L24/49 ,  H01L2224/05554 ,  H01L2224/48227 ,  H01L2224/49113 ,  H01L2924/00014 ,  H01L2924/3011 ,  H01L2224/45099 ,  H01L2224/05599

Abstract: 在模拟电路和数字电路的混载芯片等的半导体装置中，用多层布线结构形成向位于半导体装置的内部的输入输出电路(数字电路)供给电源的第1电源布线(20)、和作为与该电源布线(20)连接的电源布线向位于半导体芯片(20)内的模拟电路等的被单元化的内部电路(300)供给电源的第3电源布线(30)。由此，由于能够减小这些电源布线(20、30)的合成阻抗，所以能够减小由数字电路的动作引起的电源噪声带给半导体芯片内的模拟电路的影响。