公开(公告)号：CN1977381B

公开(公告)日：2010-05-26

申请号：CN200580021331.2

申请日：2005-07-04

Applicant: 株式会社瑞萨科技

Inventor： 松崎望 ,  寺尾元康

IPC: H01L27/10

CPC classification number: H01L27/101 ,  H01L27/2436 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/128 ,  H01L45/1675

Abstract: 在使用电阻变化材料的非易失性存储器件中，当晶态和非晶态混存时，结晶化时间变短，因而缩短了信息保存寿命。由于与电阻变化材料接触的材料的热传导率不高，所以不能快速地进行改写时的热消散，改写需要较长时间。本发明使电阻变化材料与下部电极的接触面积、和与上部电极的接触面积相同，使电流路径均匀。提供在电阻变化材料的侧壁接触配置热传导率高的材料且使其端部也与下部电极接触的结构。

公开(公告)号：CN1977381A

公开(公告)日：2007-06-06

申请号：CN200580021331.2

申请日：2005-07-04

Applicant: 株式会社瑞萨科技

Inventor： 松崎望 ,  寺尾元康

IPC: H01L27/10

CPC classification number: H01L27/101 ,  H01L27/2436 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/128 ,  H01L45/1675

Abstract: 在使用电阻变化材料的非易失性存储器件中，当晶态和非晶态混存时，结晶化时间变短，因而缩短了信息保存寿命。由于与电阻变化材料接触的材料的热传导率不高，所以不能快速地进行改写时的热消散，改写需要较长时间。本发明使电阻变化材料与下部电极的接触面积、和与上部电极的接触面积相同，使电流路径均匀。提供在电阻变化材料的侧壁接触配置热传导率高的材料且使其端部也与下部电极接触的结构。

公开(公告)号：CN101313406B

公开(公告)日：2010-11-10

申请号：CN200680043494.5

申请日：2006-11-14

Applicant: 株式会社瑞萨科技

Inventor： 森川贵博 ,  寺尾元康 ,  高浦则克 ,  黑土健三

IPC: H01L27/105 ,  H01L45/00

CPC classification number: H01L27/2463 ,  H01L27/2436 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/144 ,  H01L45/1625 ,  H01L45/1675

Abstract: 在存储单元区域mmry形成以矩阵状配置多个存储元件R的存储单元阵列，所述存储元件R具有通过原子排列变化存储电阻值高的高电阻状态和电阻值低的低电阻状态的硫属元素化物材料存储层22，在逻辑电路区域lgc形成半导体集成电路，存储单元阵列和半导体集成电路混装在同一半导体衬底1上。该硫属元素化物材料存储层22由含有10.5原子％以上40原子％以下的Ga或In中的至少任意一种、和5原子％以上35原子％以下的Ge、和5原子％以上25原子％以下的Sb、和40原子％以上65原子％以下的Te的硫属元素化物材料构成。

公开(公告)号：CN101313406A

公开(公告)日：2008-11-26

申请号：CN200680043494.5

申请日：2006-11-14

Applicant: 株式会社瑞萨科技

Inventor： 森川贵博 ,  寺尾元康 ,  高浦则克 ,  黑土健三

IPC: H01L27/105 ,  H01L45/00

CPC classification number: H01L27/2463 ,  H01L27/2436 ,  H01L45/06 ,  H01L45/1233 ,  H01L45/144 ,  H01L45/1625 ,  H01L45/1675

Abstract: 在存储单元区域mmry形成以矩阵状配置多个存储元件R的存储单元阵列，所述存储元件R具有通过原子排列变化存储电阻值高的高电阻状态和电阻值低的低电阻状态的硫属元素化物材料存储层22，在逻辑电路区域lgc形成半导体集成电路，存储单元阵列和半导体集成电路混装在同一半导体衬底1上。该硫属元素化物材料存储层22由含有10.5原子％以上40原子％以下的Ga或In中的至少任意一种、和5原子％以上35原子％以下的Ge、和5原子％以上25原子％以下的Sb、和40原子％以上65原子％以下的Te的硫属元素化物材料构成。

公开(公告)号：CN1624803A

公开(公告)日：2005-06-08

申请号：CN200410098334.3

申请日：2004-12-03

Applicant: 株式会社瑞萨科技

Inventor： 黑土健三 ,  高浦则克 ,  外村修 ,  竹村理一郎 ,  寺尾元康 ,  松冈秀行

IPC: G11C13/00 ,  G11C17/00

CPC classification number: G11C11/56 ,  G11C11/5678 ,  G11C13/0004 ,  G11C13/003 ,  G11C13/004 ,  G11C13/0069 ,  G11C2013/0054 ,  G11C2013/0071 ,  G11C2013/0078 ,  G11C2013/009 ,  G11C2213/76 ,  G11C2213/79

Abstract: 在非易失性相变存储器中，利用相变部的电阻变化来记录信息。如果使相变部发生焦耳热并保持为特定的温度，则成为低电阻状态，但如果此时使用恒定电压源，则由于在相变部的低电阻化的同时流过大电流，故试样被过热，成为高电阻状态。为此，难以稳定地进行相变部的低电阻化。解决方法是，控制存储单元选择用晶体管QM(MISFET)的栅电压，通过在成为低电阻状态时施加中间状态的电压来限制对试样施加的最大电流。