-
公开(公告)号：CN109524431A
公开(公告)日：2019-03-26
申请号：CN201810046665.4
申请日：2018-01-17
申请人： 东芝存储器株式会社
IPC分类号： H01L27/24
CPC分类号： H01L27/2463 , H01L27/2436 , H01L27/249 , H01L45/06 , H01L45/1226 , H01L45/144 , H01L45/146 , H01L45/1683 , H01L27/2481
摘要： 本发明的实施方式提供一种容易写入的存储装置。实施方式的存储装置具备：第1层间绝缘膜，在第1方向伸长；第2层间绝缘膜，在第1方向伸长；第1导电层，在第1方向伸长且设置在第1层间绝缘膜与第2层间绝缘膜之间；第2导电层，在与第1方向交叉的第2方向伸长；可变电阻层，具有第1部分及第2部分，第1部分设置在第1层间绝缘膜与第2层间绝缘膜之间，第2部分设置在第2导电层与第1层间绝缘膜、第1导电层及第2层间绝缘膜之间；以及侧壁绝缘膜，设置在第1部分与第1层间绝缘膜之间及第1部分与第2层间绝缘膜之间。
-
公开(公告)号：CN105529398B
公开(公告)日：2018-11-02
申请号：CN201410519579.2
申请日：2014-09-30
申请人： 力晶科技股份有限公司
发明人： 徐懋腾
CPC分类号： H01L45/1616 , H01L27/2436 , H01L27/2463 , H01L27/2481 , H01L45/04 , H01L45/1233 , H01L45/1253 , H01L45/146 , H01L45/1675 , H01L45/1683
摘要： 本发明公开一种电阻式随机存取存储器及其制造方法，该电阻式随机存取存储器包括基底、介电层、多个存储单元及内连线结构。介电层设置于基底上。存储单元垂直相邻地设置于介电层中，且各个存储单元包括第一电极、第二电极及可变电阻结构。第二电极设置于第一电极上。可变电阻结构设置于第一电极与第二电极之间。在垂直相邻的两个存储单元中，位于上方的存储单元的第一电极与位于下方的存储单元的第二电极设置于相邻的可变电阻结构之间且彼此隔离。内连线结构设置于介电层中且将存储单元的第一电极进行连接。
-
公开(公告)号：CN105655485B
公开(公告)日：2018-08-24
申请号：CN201410640719.1
申请日：2014-11-13
申请人： 力晶科技股份有限公司
发明人： 徐懋腾
CPC分类号： H01L45/1666 , H01L27/2436 , H01L27/249 , H01L45/04 , H01L45/1226 , H01L45/146 , H01L45/1616
摘要： 本发明公开一种电阻式随机存取存储器及其制造方法，该电阻式随机存取存储器包括基底、介电层与至少一存储单元串。介电层设置于基底上。存储单元串包括多个存储单元与多个第二介层窗。存储单元垂直相邻地设置于介电层中，且各个存储单元包括第一介层窗、二导线与二可变电阻结构。导线分别设置于第一介层窗的两侧。可变电阻结构分别设置于第一介层窗与导线之间。在垂直相邻的两个存储单元中，位于上方的存储单元的可变电阻结构与位于下方的存储单元的可变电阻结构彼此隔离。第二介层窗分别设置于第一介层窗下方的介电层中并连接于第一介层窗，且垂直相邻的两个第一介层窗通过第二介层窗进行连接。
-
公开(公告)号：CN108133936A
公开(公告)日：2018-06-08
申请号：CN201711234913.X
申请日：2017-11-30
申请人： 三星电子株式会社
IPC分类号： H01L27/108 , H01L27/22 , G11C11/406 , G11C11/408
CPC分类号： G11C14/0036 , G11C7/10 , G11C11/005 , G11C14/0045 , G11C14/0081 , G11C14/009 , H01L23/528 , H01L27/0207 , H01L27/1052 , H01L27/10814 , H01L27/10823 , H01L27/10829 , H01L27/10852 , H01L27/10876 , H01L27/10885 , H01L27/10891 , H01L27/222 , H01L27/228 , H01L27/2436 , H01L27/2463 , H01L29/0847 , H01L29/4236 , H01L43/02 , H01L43/08 , H01L43/12 , H01L45/04 , H01L45/06 , H01L45/1233 , H01L45/1608 , H01L27/10805 , G11C11/40615 , G11C11/4087
摘要： 本发明提供一种集成电路(IC)器件和制造该IC器件的方法，其中该IC器件可以包括包含单个芯片的单个基板以及在基板上互相间隔开并且具有不同结构的多个存储单元。制造IC器件可以包括在基板的第一区域中形成多条第一字线以及在基板的第二区域中或者第二区域上形成多条第二字线。多个电容器可以形成在第一字线上。多条源极线可以形成在第二字线上。覆盖所述多个电容器和所述多条源极线的绝缘层可以形成在第一区域和第二区域中。可变电阻结构可以形成在第二区域中的与基板的上表面间隔开第一垂直距离的位置处。
-
公开(公告)号：CN104241523B
公开(公告)日：2018-06-08
申请号：CN201310552973.1
申请日：2013-11-08
申请人： 爱思开海力士有限公司
发明人： 金锡基
CPC分类号： H01L27/2463 , H01L21/467 , H01L27/2436 , H01L27/2481 , H01L29/0847 , H01L29/161 , H01L29/165 , H01L29/41783 , H01L29/4236 , H01L29/66621 , H01L29/66666 , H01L29/66969 , H01L29/7838 , H01L45/06 , H01L45/1233 , H01L45/126 , H01L45/1683 , Y10S438/90
摘要： 提供了一种3D半导体器件及其制造方法。所述方法包括以下步骤：在半导体衬底上形成包括公共源极节点的第一半导体层；在第一半导体层上形成晶体管区，其中，晶体管区包括与半导体衬底的表面大体平行的水平沟道区、和从水平沟道区向与半导体衬底的表面大体垂直的方向分支出的源极区和漏极区；处理第一半导体层以对应于源极区而定位公共源极节点；在源极区与漏极区之间的空间中形成栅极；在源极区和漏极区上形成加热电极；以及在暴露出的加热电极上形成电阻可变材料层。
-
公开(公告)号：CN108122576A
公开(公告)日：2018-06-05
申请号：CN201710469661.2
申请日：2017-06-20
申请人： 意法半导体股份有限公司
发明人： C·托尔蒂 , F·E·C·迪塞格尼 , D·曼弗雷 , M·菲多尼
IPC分类号： G11C13/00
CPC分类号： G11C13/0028 , G11C8/08 , G11C13/0004 , G11C13/0038 , G11C13/004 , G11C13/0069 , H01L27/2436 , H01L29/7841 , H01L45/06
摘要： 本公开涉及具有用于高速驱动字线的电路的相变存储器装置。例如，该存储器装置包括驱动电路(34)，该驱动电路(34)具有：控制电路(42，44，46)；第一上拉MOSFET和第二上拉MOSFET，该第一上拉MOSFET和该第二上拉MOSFET串联连接在被设置成第一电源电压的第一电源节点和该字线之间；第一下拉MOSFET和第二下拉MOSFET，该第一下拉MOSFET和该第二下拉MOSFET串联连接在该字线与被设置成参考电势的第二电源节点之间；以及偏置MOSFET，该偏置MOSFET连接在该字线与被设置成比该第一电源电压高的第二电源电压的第三电源节点之间。该第一上拉MOSFET和该第二上拉MOSFET以及该第一下拉MOSFET和该第二下拉MOSFET具有比该偏置MOSFET的击穿电压低的击穿电压。
-
公开(公告)号：CN104517988B
公开(公告)日：2018-05-22
申请号：CN201410513145.1
申请日：2014-09-29
申请人： 索尼半导体解决方案公司
CPC分类号： H01L45/085 , H01L27/2436 , H01L45/1233 , H01L45/1246 , H01L45/1266 , H01L45/145 , H01L45/146 , H01L45/16
摘要： 本公开内容涉及导电桥存储器系统及其制造方法。一种导电桥存储器系统及其制造方法包括：在下电极上提供具有孔的介电层，所述孔在下电极上方；在下电极上方并在所述孔中形成离子源层，该步骤包括：在下电极上方沉积再活化层，在再活化层上沉积第一离子源层，在第一离子源层上沉积另一再活化层，在所述另一再活化层上沉积第二离子源层；并且在离子源层上形成上电极。
-
公开(公告)号：CN104813469B
公开(公告)日：2018-04-17
申请号：CN201380060841.5
申请日：2013-11-06
申请人： 索尼半导体解决方案公司
IPC分类号： H01L27/105 , H01L45/00 , H01L49/00
CPC分类号： H01L45/085 , G11C13/0004 , G11C13/0007 , G11C13/0009 , G11C13/004 , G11C13/0069 , G11C2213/31 , G11C2213/35 , G11C2213/56 , H01L27/2436 , H01L27/2463 , H01L27/2472 , H01L45/08 , H01L45/1233 , H01L45/142 , H01L45/143 , H01L45/144 , H01L45/145 , H01L45/147
摘要： 本发明提供了一种能够实现低电流写入时中间电阻保持性能提高的存储元件和存储装置。本发明还提供了一种能够实现随机电报噪声降低的存储元件和存储装置。根据本技术的一个实施方案是按顺序包括第一电极、存储层和第二电极的存储元件，所述存储层设置有：离子源层，所述离子源层含有选自碲(Te)、硫(S)和硒(Se)中的至少一种硫族元素以及选自元素周期表的第4、5和6族的过渡金属元素中的至少一种过渡金属元素；和电阻变化层，所述电阻变化层含有硼(B)和氧(O)。根据本技术的另一个实施方案是按顺序包括第一电极、存储层和第二电极的存储元件，所述存储层设置有：上述的离子源层；和电阻变化层，所述电阻变化层含有选自元素周期表的第4、5和6族的过渡金属元素中的至少一种过渡金属元素和氧(O)。
-
公开(公告)号：CN107886985A
公开(公告)日：2018-04-06
申请号：CN201711272694.4
申请日：2014-02-17
申请人： 松下知识产权经营株式会社
CPC分类号： G11C13/004 , G11C7/14 , G11C8/08 , G11C11/16 , G11C11/1659 , G11C11/1673 , G11C11/1675 , G11C13/0002 , G11C13/0004 , G11C13/0007 , G11C13/0038 , G11C13/0069 , G11C29/24 , G11C2013/0054 , G11C2013/0071 , G11C2013/0073 , G11C2029/1202 , G11C2213/79 , G11C2213/82 , H01L27/101 , H01L27/2436 , H01L45/04 , H01L45/1233
摘要： 本发明提供一种非易失性半导体存储装置。存储器阵列(10)除了分别包含单元晶体管(TC)和与该单元晶体管(TC)的一端连接的变阻元件(RR)的多个存储器单元(11)呈矩阵状配置之外，还具备具有MOS晶体管(MTC)的单元晶体管能力测定单元(12)。利用单元晶体管能力测定单元(12)，使变阻元件(RR)的低电阻状态以及高电阻状态的电阻值与单元晶体管(TC)的偏差无关地稳定化，从而非易失性半导体存储装置的读出特性以及可靠性特性得以提升。
-
公开(公告)号：CN107836023A
公开(公告)日：2018-03-23
申请号：CN201680041211.7
申请日：2016-04-13
申请人： 爱德斯托科技有限公司
CPC分类号： G11C13/0069 , G11C13/0011 , G11C13/003 , G11C13/004 , G11C13/0097 , G11C2013/0045 , G11C2013/0078 , G11C2213/72 , G11C2213/74 , G11C2213/79 , G11C2213/82 , H01L27/2409 , H01L27/2436 , H01L45/085 , H01L45/12 , H01L45/122 , H01L45/1253 , H01L45/1266
摘要： 在一个实施方式中，一种半导体存储器装置包括多个电阻式切换存储器单元，其中，各电阻式切换存储器单元可以包括：(i)可编程阻抗元件，该可编程阻抗元件具有阳极和阴极；(ii)存取晶体管，该存取晶体管具有联接到位线的漏极、联接到可编程阻抗元件阴极的源极、以及联接到字线的栅极；(iii)阱，该阱具有被构造为源极的第一扩散区域、被构造为漏极的第二扩散区域、以及被构造为阱触点的第三扩散区域；以及(iv)二极管，该二极管具有处于第二扩散区域处的阴极和处于第三扩散区域处的阳极，其中，在可编程阻抗元件上的擦除操作期间二极管导通。
-
-
-
-
-
-
-
-
-
搜索结果
867 条记录 (耗时 0.023 秒)
