基于FeFET+RRAM结构的可重构逻辑门及其制备和使用方法

    公开(公告)号:CN116456726A

    公开(公告)日:2023-07-18

    申请号:CN202310378620.8

    申请日:2023-04-06

    Applicant: 浙江大学

    Abstract: 本发明公开了一种基于FeFET+RRAM结构的可重构逻辑门及其制备和使用方法,制造该结构首先在FeFET的样品上沉积一层氧化物钝化层,并在钝化层上刻蚀形成通孔,随后沉积金属底电极、氧化铪等阻变材料和顶电极金属,最后通过光刻和刻蚀加工形成原有FeFET端口上的MIM结构,完成RRAM和FEFET的集成,其逻辑功能实现通过半导体参数分析仪加电压观测输出电流电压进行测量验证。本发明利用FeFET在不同极化状态下的阈值电压差异以及RRAM的阻变特性,使得两者形成的集成结构可通过调节RRAM电阻来实现重构逻辑功能,该可重构逻辑门结构简单、电路面积小、功耗低且具有CMOS兼容性。

    一种利用黑水虻模块化处理易腐垃圾的装置及方法

    公开(公告)号:CN109047268B

    公开(公告)日:2021-02-12

    申请号:CN201810603242.8

    申请日:2018-06-12

    Applicant: 浙江大学

    Abstract: 本发明公开了一种利用黑水虻模块化处理易腐垃圾的装置及方法。本发明利用黑水虻对易腐垃圾综合处理,并将处理过程模块化,工况控制系统化,以及处理单元区域星状分布。模块单元包括预处理单元、虫处理单元、虫料分离单元、堆料再处理单元、虫再处理单元、污水处理单元、蛹单元、成虫单元、初培单元、储存单元。涉及易腐垃圾处理单元组成基本单元,基本单元加上涉及黑水虻繁育单元、存储单元组成完整单元,以一个完整单元为中心,与若干个基本单元星状分布于区域。本发明进行模块化处理将垃圾处理与黑水虻繁育合理分离与并存,从而提高管理效率与处理效率,可适应乡镇等区域易腐垃圾地理上散点分布的处理需求。

    一种利用黑水虻模块化处理易腐垃圾的装置及方法

    公开(公告)号:CN109047268A

    公开(公告)日:2018-12-21

    申请号:CN201810603242.8

    申请日:2018-06-12

    Applicant: 浙江大学

    Abstract: 本发明公开了一种利用黑水虻模块化处理易腐垃圾的装置及方法。本发明利用黑水虻对易腐垃圾综合处理,并将处理过程模块化,工况控制系统化,以及处理单元区域星状分布。模块单元包括预处理单元、虫处理单元、虫料分离单元、堆料再处理单元、虫再处理单元、污水处理单元、蛹单元、成虫单元、初培单元、储存单元。涉及易腐垃圾处理单元组成基本单元,基本单元加上涉及黑水虻繁育单元、存储单元组成完整单元,以一个完整单元为中心,与若干个基本单元星状分布于区域。本发明进行模块化处理将垃圾处理与黑水虻繁育合理分离与并存,从而提高管理效率与处理效率,可适应乡镇等区域易腐垃圾地理上散点分布的处理需求。

    一种新型混合农村生活垃圾堆肥的花卉育苗基质

    公开(公告)号:CN106747818A

    公开(公告)日:2017-05-31

    申请号:CN201611248770.3

    申请日:2016-12-29

    Applicant: 浙江大学

    Abstract: 本发明公开了一种新型混合农村生活垃圾堆肥的花卉育苗技术方案,属于无土栽培技术领域。本发明利用农村生活垃圾堆肥作为基质成分,部分代替泥炭基质,再掺入一定量的珍珠岩用以改善物理性能。三者的组分与体积比为:泥炭:80%‑95%;农村生活垃圾堆肥:0‑15%;珍珠岩:5%。本发明利用农村生活垃圾堆肥替代部分泥炭,变废为宝,解决了农村生活垃圾堆肥的出处问题,且脱离食物链,化害为利,同时能给花卉的生长提供一定的养分。另一方面,其应用降低了成本,质地轻,基质通透性良好,理化性质稳定,达到花卉生长的要求。

    一种基于碳纳米管电极的小尺寸铁电电容阵列及制备方法

    公开(公告)号:CN118139520A

    公开(公告)日:2024-06-04

    申请号:CN202410303438.0

    申请日:2024-03-18

    Applicant: 浙江大学

    Abstract: 本发明公开了一种基于碳纳米管电极的小尺寸铁电电容阵列及制备方法,包括从下到上依次布置的硅片衬底、SiO2绝缘层、底电极层、铁电HZO层和顶电极层;其中,顶电极层包括顶层碳纳米管阵列以及设置在其两端的顶层金属接触电极;底电极层包括底层碳纳米管阵列以及设置在其两端的底层金属接触电极;顶层碳纳米管阵列和底层碳纳米管阵列的材料均采用金属型超顺排单壁碳纳米管,且两层碳纳米管阵列相互交叉形成交叉点,交叉点之间通过铁电HZO层隔开。本发明在满足测试需求的基础上进一步将铁电层有效面积控制在纳米尺度内,实现面积可控的纳米级HZO铁电电容阵列的制备,扩展了铁电畴的极化反转测试范围,为铁电极化反转动力学机理探究开辟了新途径。

    一种低温下提高器件和电路工作性能的方法

    公开(公告)号:CN116527033A

    公开(公告)日:2023-08-01

    申请号:CN202310220165.9

    申请日:2023-03-09

    Applicant: 浙江大学

    Abstract: 本发明公开了一种低温下提高器件和电路工作性能的方法。由于在低温的工作条件下,场效应管器件的阈值电压变大,需要更大的栅压才能使其导通,对于场效应管应用电路造成包括能耗变多、速度变慢等不良影响。本发明方法基于FDSOI器件的背栅调制效应,通过给器件背栅端加合适的偏置电压,使FDSOI器件的低温阈值电压接近常温阈值电压,从而减小FDSOI器件在低温下的导通栅压,提升由FDSOI器件组成的应用电路在低温下的性能。同时,由于FDSOI器件在低温条件下亚阈值摆幅相较于常温会显著减小,因此,FDSOI器件组成的应用电路在低温下工作时,其开关速度相较于常温能显著提升。

    一种基于高K界面层的高性能和高可靠性FeFET器件

    公开(公告)号:CN116487422A

    公开(公告)日:2023-07-25

    申请号:CN202310505301.9

    申请日:2023-05-06

    Abstract: 本发明公开了一种基于高K界面层的高性能和高可靠性FeFET器件,其针对铪锆氧(HZO)基铁电场效应晶体管提出一种将SiO2绝缘界面层替换成更高介电常数K的绝缘材料如SiON、HfON、ZrO2等的技术方案,以高K材料作为绝缘界面层的FeFET中,高K界面层的存在提高了铁电层的分压,提升了铁电层的剩余极化强度,增大了FeFET的记忆窗口和一定读取电压下的高低电流比,降低了绝缘界面层自身承担的电场强度,减小了绝缘界面层被击穿导致器件损坏的概率,提高了器件的耐久性。

    一种FRAM的读取方法及读取电路
    8.
    发明公开

    公开(公告)号:CN115440263A

    公开(公告)日:2022-12-06

    申请号:CN202210966484.X

    申请日:2022-08-12

    Applicant: 浙江大学

    Abstract: 本发明公开了一种FRAM的读取方法及读取电路,该方法包括:FRAM阵列中的存储单元和参考单元的位线上的电压信号均通过各自的微分电路将电压信号的变化速率转化为相应的电压大小,之后共同输入感测放大器,通过感测放大器对电压差异进行读出。使用该方法的读取电路包括两个微分电路模块和一个感测放大器;微分电路模块用于将位线上的电压信号对时间进行微分,以获取位线上的电压信号随时间的变化快慢;感测放大器用于放大微分电路模块处理之后的信号差,将存储在存储单元中的信息最终转换成“0”和“1”;其优点在于这是一种全新可行的FRAM读取方法,具有读取时间较快,功耗较低等优点。

    一种基于忆阻器结构且具有可编程特性的光控晶体管

    公开(公告)号:CN109904275B

    公开(公告)日:2021-01-08

    申请号:CN201910029486.4

    申请日:2019-01-13

    Applicant: 浙江大学

    Abstract: 本发明公开了一种基于忆阻器基本结构且具有可编程特性的光控晶体管,由两个背对背的忆阻器存储单元组成,两个忆阻器存储单元共用阻变介质层、衬底以及底电极层,两个忆阻器的顶电极分别作为光控晶体管的源漏端电极,两个忆阻器中间所夹区域用于接受外界光场调控,作为该光控晶体管的栅极,外加光源为该光控晶体管的栅控。两个忆阻器的工作状态将共同决定该光控晶体管的工作状态,使该光控晶体管具有可编程特性。这种基于忆阻器结构的可编程光控晶体管及其操作模式在实现传统场效应晶体管功能的同时,具有非挥发性、与标准CMOS工艺制程兼容性等诸多优势,因此本发明可有效简化晶体管制备工艺并降低制备成本、降低集成电路功耗、提升集成电路集成度。

    一种消除超快速半导体元器件测试中寄生电容影响的方法

    公开(公告)号:CN110346703A

    公开(公告)日:2019-10-18

    申请号:CN201910585505.1

    申请日:2019-07-01

    Applicant: 浙江大学

    Abstract: 本发明公开了一种应用于消除超快速半导体元器件测试中寄生电容影响的方法。该方法通过调整半导体元器件校准电压测试条件,提取寄生电容在超快速测试中对于器件特性表征的影响,再经过数学运算抵消半导体元器件本身寄生电容及系统部件的寄生电容的影响,得到准确的测量结果。本发明创新在于通过调整校准测试电压条件定量提取寄生电容对超快速测试的影响并抵消,实现信号校准。本发明方法可适用于高性能平面晶体管,鳍式立体栅极、环栅结构场效应晶体管等其他半导体元器件的电学特性研究,操作简单,精度高,效果显著,为SHE(自热效应)、NBTI(负偏压温度不稳定性)、HCI(热载流子注入效应)等器件可靠性测试提供强有力的支持。

Patent Agency Ranking