一种EV71病毒检测芯片及其制备方法和检测方法

    公开(公告)号:CN113125720A

    公开(公告)日:2021-07-16

    申请号:CN202110497388.0

    申请日:2021-05-07

    IPC分类号: G01N33/569 G01N21/76

    摘要: 本发明公开了一种EV71病毒检测芯片,包括硅胶膜,所述硅胶膜表面设置有阴性对照区、阳性对照区和检测区,所述阳性对照区连接有人IgM,所述检测区的不同区域连接有不同的多肽探针;所述不同的多肽包括具有如下序列的多肽。本发明还公开了该芯片的制备方法和检测方法。本发明采用间接法,在硅胶膜上固定抗原表位多肽,利用多个抗原表位肽段联合定性检测肠道病毒感染患者血液样本中由于肠道病毒感染而产生的抗体,用特异性抗人IgM的酶标二抗检测结合到多肽微阵列芯片上的样品中的特异性IgM,加入化学发光底物,用化学发光图像分析系统对芯片进行成像,图像的灰度值与样品中的特异性抗体的浓度呈正比,能够简单快速的检测EV71病毒。

    一种多层试管架
    4.
    实用新型

    公开(公告)号:CN221733425U

    公开(公告)日:2024-09-20

    申请号:CN202323440699.7

    申请日:2023-12-18

    IPC分类号: B01L9/06

    摘要: 本实用新型涉及多层试管架技术领域,且公开了一种多层试管架,包括保温耐腐外壳,所述保温耐腐外壳的一侧靠近顶部正面轴对称固定安装有耐磨连接线绳,所述耐磨连接线绳的顶部固定安装有固定搬移把手,所述固定搬移把手的底部开设有把手摩擦凹槽,所述保温耐腐外壳的一侧靠近中心固定安装有遮光可视窗口,所述保温耐腐外壳的顶部靠近背面轴对称固定安装有顶盖固定柱,所述顶盖固定柱的顶部活动连接有可开关密封顶盖,所述保温耐腐外壳的内部靠近背面顶部轴对称固定安装有防撞保温板,通过防撞保温板的放置,可具有保温,防碰效果,满足操作人员的需求,保持试管内部物品的活性,便于设备的使用,有利于提高设备的多样性。

    一次性试管架
    5.
    实用新型

    公开(公告)号:CN212237407U

    公开(公告)日:2020-12-29

    申请号:CN202020838412.3

    申请日:2020-05-19

    IPC分类号: B01L9/06

    摘要: 本实用新型公开了一次性试管架,属于医疗仪器的技术领域。本实用新型的试管架材质为纸,包括试管孔上层面,试管孔上层面的四边分别连接左侧面、正面、右侧面和背面,试管孔上层面通过左侧面或右侧面向下延伸并回折形成底层支撑面和试管孔中层面,正面和背面分别与底层支撑面连接,试管孔上层面和试管孔中层面上均设置若干试管插孔,试管孔上层面的试管插孔与试管孔中层面的试管插孔相对应,试管孔中层面的两侧沿着长度方向设置支撑部,支撑部将试管孔中层面支立在底层支撑面上。本实用新型的试管架无需清洗消毒,污染后即可抛弃,特别适用于传染病批量筛查样本的采集、转运和实验室检测过程中,有效避免试管架来回运输或反复使用导致的交叉感染。

    基于ITO的叠层型SPR生物传感芯片
    7.
    发明公开

    公开(公告)号:CN113466184A

    公开(公告)日:2021-10-01

    申请号:CN202110755490.6

    申请日:2021-07-05

    IPC分类号: G01N21/552

    摘要: 本发明提供了一种基于ITO的叠层型SPR生物传感芯片,包括:依次设置的玻璃基底、银层、ITO层和金层,其中,所述玻璃基底采用高折射率的BK7材料、厚度约为1毫米左右,银层厚度在10nm‑30nm之间,ITO层的厚度为20nm‑50nm,金层的厚度在5nm‑20nm之间。本发明能够避开石墨烯作为增敏材料在制备和涂镀上的难以把控的难题,从而转向ITO这一较成熟半导体材料,降低高灵敏度芯片的制备成本;借助ITO的导电性和半导体性能,使芯片具有更高的灵敏度;最外层金层能够起到保护ITO不霉变的作用。

    基于ITO的叠层型SPR生物传感芯片

    公开(公告)号:CN113466184B

    公开(公告)日:2023-12-15

    申请号:CN202110755490.6

    申请日:2021-07-05

    IPC分类号: G01N21/552

    摘要: 本发明提供了一种基于ITO的叠层型SPR生物传感芯片,包括:依次设置的玻璃基底、银层、ITO层和金层,其中,所述玻璃基底采用高折射率的BK7材料、厚度约为1毫米左右,银层厚度在10nm‑30nm之间,ITO层的厚度为20nm‑50nm,金层的厚度在5nm‑20nm之间。本发明能够避开石墨烯作为增敏材料在制备和涂镀上的难以把控的难题,从而转向ITO这一较成熟半导体材料,降低高灵敏度芯片的制备成本;借助ITO的导电性和半导体性能,使芯片具有更高的灵敏度;最外层金层能够起到保护ITO不霉变的作用。