-
公开(公告)号：CN116581151B
公开(公告)日：2023-10-17
申请号：CN202310858198.6
申请日：2023-07-13
申请人： 湖北九峰山实验室
IPC分类号： H01L29/06 , H01L29/872 , H01L21/34
摘要： 本发明涉及宽禁带半导体技术领域，具体涉及一种低开启电压氧化镓肖特基二极管及其制备方法。该肖特基二极管包括自下而上依次层叠设置的阴极欧姆接触金属层、衬底层、漂移层和阳极肖特基接触金属层，所述衬底层和所述漂移层均为Si掺杂的氧化镓材料，且所述漂移层的正面经过超临界流体N2O钝化处理后形成一层10~20nm厚的GaN层，所述漂移层的掺杂浓度低于所述衬底层的掺杂浓度。本发明通过将氧化镓外延层利用超临界流体钝化，使其表面形成Ga‑N共价键，即很薄的氮化镓层，降低金属与半导体的功函数差，进而降低氧化镓肖特基二极管的正向导通电压，提高氧化镓肖特基二极管的器件性能。
-
公开(公告)号：CN118460950A
公开(公告)日：2024-08-09
申请号：CN202410404963.1
申请日：2024-04-07
申请人： 湖北九峰山实验室
摘要： 本发明提供一种铱坩埚的内保护层及其制备方法，属于单晶生长技术领域。该铱坩埚的内保护层由IrAl合金层和陶瓷涂层组成，该IrAl合金层位于该陶瓷涂层和铱坩埚的内壁之间并布满铱坩埚内壁；该内保护层的厚度从铱坩埚的开口处沿内壁向铱坩埚的底部由300~500μm增加至700~1100μm；陶瓷涂层自内向外分为三层，三层所述陶瓷涂层在所述铱坩埚的内壁上的高度沿所述铱坩埚的开口处向所述铱坩埚的侧壁底部的方向逐渐减小，第一层陶瓷涂层布满所述IrAl合金层的整个表面。该铱坩埚的内保护层从开口向底部逐渐增加的厚度能够减小晶体生长过程中熔体的纵向温场差异，提高晶体生长的稳定性和结晶质量；并能够减少熔体和氧气对铱坩埚的腐蚀，减少了晶体生长过程中铱金属的损失。
-
公开(公告)号：CN116884829A
公开(公告)日：2023-10-13
申请号：CN202310793238.3
申请日：2023-06-29
申请人： 湖北九峰山实验室
摘要： 本发明提供一种p型氧化镓薄膜及其制备方法，属于半导体材料技术领域。该制备方法包括以下步骤：在预先清洁的β‑Ga2O3衬底上生长金属M掺杂的β‑(MxGa1‑x)2O3(0.01≤x≤0.15)薄膜；所述金属M为Ir或Cu；将所述β‑(MxGa1‑x)2O3薄膜在缺氧环境下退火处理，然后采用含氮的具有氧化性的超临界流体处理，得到所述p型氧化镓薄膜。通过该方法能够有效地调整氧化镓价带顶的能量与带宽以及价带顶高度，同时降低价带顶中空穴的有效质量，并能提高氮的有效掺杂浓度和降低No的电离能，从而实现制备高质量的p型氧化镓薄膜。
-
公开(公告)号：CN117976076B
公开(公告)日：2024-07-12
申请号：CN202410021680.9
申请日：2024-01-05
申请人： 湖北九峰山实验室
IPC分类号： G16C20/10 , G16C60/00 , G06F30/25 , G06F119/18
摘要： 本发明提供一种氧化镓颗粒密堆原料及其制备方法，上述制备方法包括基于原料粉末的粒径分布规律和颗粒形状，建立多元粉末堆积密度预测的离散元仿真模型，并预测其堆积密度；基于仿真模型，计算原料粉末的多元级配的最密堆积搭配方案；基于多元级配的最密堆积搭配方案，通过粉磨工艺制备相应颗粒粒径分布的氧化镓原料粉末；称取氧化镓原料粉末，依次进行烘干和均化处理，得到氧化镓颗粒密堆原料。该制备方法通过设计和优化氧化镓粉末原料的颗粒搭配，将常规原料粉末的20～40％的空隙率减少至10％以内，减少了化料过程中的排气时间，提高了熔体的稳定性减少了晶体空洞的产生，提高了晶体质量和单炉晶体的重量，还可用于优化掺杂料均匀性。
-
公开(公告)号：CN118263132A
公开(公告)日：2024-06-28
申请号：CN202410342194.7
申请日：2024-03-22
申请人： 湖北九峰山实验室
IPC分类号： H01L21/441 , H01L21/477 , H01L21/465 , H01L29/47
摘要： 本申请提供一种在非故意掺杂氧化镓衬底形成欧姆接触的方法，方法包括：提供氧化镓衬底，在惰性气体氛围下对氧化镓衬底在第一目标温度退火第一预设时长，第一预设时长大于1小时，第一目标温度大于500℃，这样经过长时间高温退火可以在氧化镓衬底形成大量氧空位，从而降低表面接触电阻。利用腐蚀性溶液腐蚀氧化镓衬底，暴露衬底表面悬挂键，这样在氧化镓衬底上形成金属层时，该原子面可以实现氧化镓衬底更容易和金属层结合。最后对氧化镓衬底和金属层在第二目标温度快速退火第二预设时长。本申请提供的在非故意掺杂氧化镓衬底形成欧姆接触的方法，无需离子注入，工艺简单，成本低，并且也能够在氧化镓衬底和金属层之间形成良好的欧姆接触。
-
公开(公告)号：CN116812967A
公开(公告)日：2023-09-29
申请号：CN202310500957.1
申请日：2023-04-28
申请人： 湖北九峰山实验室
摘要： 本发明涉及半导体材料领域，具体涉及一种制备p型β‑Ga2O3的方法、制备得到的β‑Ga2O3及其应用。所述方法包括以下步骤：将β‑Ga2O3薄膜处理至氧空位浓度达到预设值后迅速冷却至室温，之后将处于超临界流体状态的N2O引入处理后的β‑Ga2O3薄膜中，180～220℃、≥7.26Mpa的条件下氧化处理30～60min氧化氧空位，最后将氧化处理后的β‑Ga2O3薄膜在550～650℃的温度下退火处理30～60min，即得。该方法基于N2O的超临界流体工艺来降低β‑Ga2O3氧化镓背景载流子浓度，提高深能级镓空位浓度和氮原子的有效掺杂，实现对β‑Ga2O3的本征缺陷和价带工程调控，制备得到的p型β‑Ga2O3，能够应用于双极型β‑Ga2O3基电力电子器件、射频器件。
-
公开(公告)号：CN117976076A
公开(公告)日：2024-05-03
申请号：CN202410021680.9
申请日：2024-01-05
申请人： 湖北九峰山实验室
IPC分类号： G16C20/10 , G16C60/00 , G06F30/25 , G06F119/18
摘要： 本发明提供一种氧化镓颗粒密堆原料及其制备方法，上述制备方法包括基于原料粉末的粒径分布规律和颗粒形状，建立多元粉末堆积密度预测的离散元仿真模型，并预测其堆积密度；基于仿真模型，计算原料粉末的多元级配的最密堆积搭配方案；基于多元级配的最密堆积搭配方案，通过粉磨工艺制备相应颗粒粒径分布的氧化镓原料粉末；称取氧化镓原料粉末，依次进行烘干和均化处理，得到氧化镓颗粒密堆原料。该制备方法通过设计和优化氧化镓粉末原料的颗粒搭配，将常规原料粉末的20～40％的空隙率减少至10％以内，减少了化料过程中的排气时间，提高了熔体的稳定性减少了晶体空洞的产生，提高了晶体质量和单炉晶体的重量，还可用于优化掺杂料均匀性。
-
公开(公告)号：CN116666196A
公开(公告)日：2023-08-29
申请号：CN202310691461.7
申请日：2023-06-11
申请人： 湖北九峰山实验室
IPC分类号： H01L21/02
摘要： 本发明具体涉及一种在蓝宝石衬底上生长无旋转畴的κ‑Ga2O3薄膜及制备κ‑(AlxGa1‑x)2O3/κ‑Ga2O3异质结的方法。其包括以下步骤：对C面蓝宝石衬底进行C/A斜切，得到沿M轴的原子台阶，其中，C面蓝宝石倾斜A面的切割角度为0.1～6°，之后将其在氧气氛围中，900～980℃的条件下退火处理；在上述处理后的衬底上外延生长κ‑Ga2O3层，即得无旋转畴的κ‑Ga2O3薄膜；进一步在κ‑Ga2O3层上继续外延κ‑(AlxGa1‑x)2O3层，即得满足全κ‑Ga2O3基κ‑(AlxGa1‑x)2O3/κ‑Ga2O3异质结。采用该方法能够制备得到平整度极高的低位错密度的κ‑Ga2O3薄膜及满足全κ‑Ga2O3基κ‑(AlxGa1‑x)2O3/κ‑Ga2O3异质结。
-
公开(公告)号：CN117305979A
公开(公告)日：2023-12-29
申请号：CN202311309773.3
申请日：2023-10-10
申请人： 湖北九峰山实验室
摘要： 本发明提供一种基于氧化铝缓冲层的硅基单晶二维材料外延片及其制备方法，属于半导体技术领域。该方法包括以下步骤：制备具有活性层的氧化铝衬底；键合预清洁的硅基衬底和该氧化铝衬底；剥离氧化铝活性层得到复合衬底；在该复合衬底上沉积二维材料得到基于氧化铝缓冲层的硅基单晶二维材料。通过该方法可以直接在硅基衬底上外延生长二维半导体材料，避免了二维半导体材料的转移过程，既降低了二维半导体材料的生产成本，又提高了其质量。
-
公开(公告)号：CN116581151A
公开(公告)日：2023-08-11
申请号：CN202310858198.6
申请日：2023-07-13
申请人： 湖北九峰山实验室
IPC分类号： H01L29/06 , H01L29/872 , H01L21/34
摘要： 本发明涉及宽禁带半导体技术领域，具体涉及一种低开启电压氧化镓肖特基二极管及其制备方法。该肖特基二极管包括自下而上依次层叠设置的阴极欧姆接触金属层、衬底层、漂移层和阳极肖特基接触金属层，所述衬底层和所述漂移层均为Si掺杂的氧化镓材料，且所述漂移层的正面经过超临界流体N2O钝化处理后形成一层10~20nm厚的GaN层，所述漂移层的掺杂浓度低于所述衬底层的掺杂浓度。本发明通过将氧化镓外延层利用超临界流体钝化，使其表面形成Ga‑N共价键，即很薄的氮化镓层，降低金属与半导体的功函数差，进而降低氧化镓肖特基二极管的正向导通电压，提高氧化镓肖特基二极管的器件性能。
-
-
-
-
-
-
-
-
-
搜索结果
11 条记录 (耗时 0.027 秒)
