-
公开(公告)号：CN117097341A
公开(公告)日：2023-11-21
申请号：CN202311035929.3
申请日：2023-08-16
申请人： 电子科技大学
摘要： 本发明涉及模拟集成电路领域，具体为一种小面积高精度电压型R‑2R结构DAC。本发明通过选择一个NMOS开关管和一个PMOS开关管组成一位开关，拓宽了参考电位的取值范围；通过改变传统2R电阻的阻值为(2R‑Ron)后，实现由低位到高位MOS开关尺寸相同不需要倍增，达到小面积的目的，同时使得MOS的寄生电容大幅缩小使DAC速度更快；通过由低位到高位所有MOS开关共用一个MOS开关管导通电阻匹配模块，使得R‑2R电阻网络匹配很好，可以减小PVT变化对DAC的影响，且降低了校准模块的功耗，同时达到既提升DAC性能与精度又不占用太大面积的目的。本发明实现电压型R‑2R结构DAC电路面积小、精度高，且对任意位数电压型R‑2R结构DAC均适用。
-
公开(公告)号：CN116094523A
公开(公告)日：2023-05-09
申请号：CN202310202852.8
申请日：2023-03-06
申请人： 电子科技大学
摘要： 本发明属于模拟集成电路技术领域，特别涉及一种适用于二进制电容式DAC的紧凑型电容排布方法。本发明通过将二进制电容式DAC电容阵列的单位电容分成2N/2行和2N/2列的正方形矩阵，并设置轴M0~MN/2和金属线K0~KN/2‑1，将金属线K0~KN/2‑1两侧的单位电容上极板以两两共用的方式和电容从低位到高位依次集中式对称布局，不仅提升了电容阵列的对称性和紧凑性，还最大程度保证模数转换器的静态性能、动态性能，降低模数转换器芯片面积。本发明最大限度简化了单位电容下极板走线，同时添加对地屏蔽线抑制单位电容间的耦合电容，进一步提升了电容阵列的对称性和紧凑性。
-
公开(公告)号：CN115857607A
公开(公告)日：2023-03-28
申请号：CN202211455579.1
申请日：2022-11-21
申请人： 重庆邮电大学 , 电子科技大学重庆微电子产业技术研究院
IPC分类号： G05F1/567
摘要： 本发明涉及一种低功耗全MOS的自偏置电流基准源，属于基准源技术领域。该基准源电路中的电路元件全部采用MOS管，其中使用了工作在深线性区的NMOS管取代了传统电流基准源电路中的电阻，同时令PMOS管的尺寸均一致。本发明具有结构简单、五启动电路、温度系数小、功耗低等优点。
-
公开(公告)号：CN108270402B
公开(公告)日：2021-02-12
申请号：CN201810199958.6
申请日：2018-03-12
申请人： 电子科技大学
IPC分类号： H03F1/30 , G01R19/165
摘要： 电压检测及控制电路，属于模拟集成电路技术领域。包括基准电压输出缓冲模块、电压运算模块和比较器模块，基准电压输出缓冲模块的输入端连接基准电压，其输出端连接电压运算模块的第二输入端；电压运算模块的第一输入端连接外部调整电压，通过对其第一输入端和第二输入端的输入信号进行处理得到比较信号输出到比较器模块的第一输入端；比较器模块的第二输入端连接待检测电压，通过比较待检测电压和比较信号得到一个控制信号作为电压检测及控制电路的输出信号。本发明检测范围大，适用范围广；尤其适用于动态放大器，在电源电压的一定变化范围内，得到不随电源电压变化变化的动态放大器放大倍数，从而获得抗电源电压波动的增益稳定动态放大器。
-
公开(公告)号：CN108762364A
公开(公告)日：2018-11-06
申请号：CN201810660421.5
申请日：2018-06-25
申请人： 电子科技大学
IPC分类号： G05F1/56
摘要： 一种双输出的低压差线性稳压器，属于模拟集成电路技术领域。第一差分放大器的正向输入端连接第一参考电压，其输出端连接第一功率级的输入端；第一功率级的输出端作为低压差线性稳压器的第二输出端并通过第二电阻和第四电阻分压反馈回第二差分放大器的正向输入端；第二差分放大器的负向输入端连接第二参考电压，其输出端连接第二功率级的输入端；第二功率级的输出端作为低压差线性稳压器的第一输出端并通过第一电阻和第三电阻分压反馈回第一差分放大器的负向输入端。本发明的两个输出电压在静态和瞬态时都能匹配且能够保持稳定；通过独立的两个参考电压的调节能够使两个输出电压达到更精确的匹配。
-
公开(公告)号：CN118508966A
公开(公告)日：2024-08-16
申请号：CN202410499091.1
申请日：2024-04-24
申请人： 电子科技大学
摘要： 本发明属于模拟集成电路设计领域，具体为一种应用于逐次逼近型模数转换器的时钟控制比较器。本发明选用FIA放大器和共源共栅FIA放大器作为前置预放大器级，利用其输出共模电压稳定、gm/ID高和噪声性能好的特点；同时，调整共源共栅FIA中共源共栅管栅极的连接方式，提高其过驱动电压，加快放大速度；并确保前置预放大器级中所有反相器的尺寸与相应级别延时电路中的反相器的尺寸成倍数；且所有反相器都采用各自对应的浮动蓄能电容供电。以上设计确保本发明当工艺角变化时，放大器的响应时间和反相器链的延时将一起同幅变化，进而免去复杂延时调节系统的使用，使比较器在SARADC中实现高精度、高速的性能。
-
公开(公告)号：CN117254808A
公开(公告)日：2023-12-19
申请号：CN202311228501.0
申请日：2023-09-21
申请人： 电子科技大学
摘要： 本发明涉及模拟集成电路领域，特别涉及一种高速时钟控制比较器的失调电压校正电路。本发明利用SAR ADC已有的采样时间进行比较器预放大级的失调电压校正，在不引入信号通路电容、不影响主放大器处理信号速度的前提下，复用主放大器的各级预放大级以达成失调电压校正环路，通过依次开启N级跨导级的输入失调电压校正环路，达到了每级跨导级的输入失调电压校正，同时利用N级跨导级输入失调校正环路的逆序开启达到主放大器等效输入失调电压校正效果最大化，从而使该放大器在SAR ADC的比较器预放大过程中发挥了高速低失调电压的作用。
-
公开(公告)号：CN117118448A
公开(公告)日：2023-11-24
申请号：CN202311035965.X
申请日：2023-08-16
申请人： 电子科技大学
摘要： 本发明涉及模拟集成电路领域，具体为一种自适应导通电阻的小面积电压型R‑2R结构DAC。本发明通过改变R‑2R电阻网络中传统2R电阻的阻值为(2R‑Ron)后，实现由低位到高位MOS开关尺寸相同不需要倍增，达到小面积的目的，同时使得MOS的寄生电容大幅缩小，也优化了芯片版图布局；并通过自适应导通电阻模拟校准模块实现每一位的NMOS开关管与PMOS开关管均有相等的自适应导通电阻的模拟校准功能，使得R‑2R电阻网络匹配很好，使得MOS开关管导通电阻不依赖与MOS开关管的特性，能够随PVT有自适应的稳定性，在优化DAC性能提高DAC精度同时减小了PVT变化对DAC性能的影响，且降低了校准模块的功耗，同时达到既提升DAC性能与精度又不占用太大面积的目的。
-
公开(公告)号：CN115733451A
公开(公告)日：2023-03-03
申请号：CN202211598014.9
申请日：2022-12-12
申请人： 电子科技大学
摘要： 本发明属于模拟集成电路技术领域，具体涉及一种基于开关电容放大器的高压驱动电路。本发明为了应对放大模式转采样模式时增益级负向输入端高压击穿问题，提出一种新的放电时序加入到保持模式与采样模式之间，该时序能够保证在高压作用到增益级负向输入端之前将高压输出迅速放电到足够低的电压。本发明利用开关电容放大器同时实现采样保持与高压放大的功能，通过将采样保持与高压放大相结合，降低了传统高压驱动电路的电路版图面积及功耗，尤其适用于在可调波长红外传感器的高压驱动阵列中。
-
-
-
-
-
-
-
-
搜索结果
65 条记录 (耗时 0.034 秒)
