-
公开(公告)号：CN116318136A
公开(公告)日：2023-06-23
申请号：CN202310295758.1
申请日：2023-03-23
申请人： 电子科技大学
摘要： 本发明属于模拟集成电路技术领域，特别涉及一种逐次逼近式补偿模拟前端寄生电容的电路，可应用在量化传感器信号和生物电信号采集。本发明采用全差分结构，通过逐次逼近控制逻辑模块，辅以N位二进制正反馈电容阵列CPF以逐次逼近的方式，根据模拟前端电路的稳定性，调整接入的CPF容值大小快速补偿模拟前端对地寄生电容。当给模拟前端电路施加校正信号时，由于正反馈电容CPF的弥勒效应，模拟前端电路根据接入正反馈电容CPF的容值大小判定处于稳定或不稳定的状态；从而通过检测模拟前端电路的稳定性，判断接入的正反馈电容是否合适。本发明可以大范围、快速、高精度的补偿输入节点的寄生电容，从而大幅提升采集电路输入阻抗。
-
公开(公告)号：CN116309916A
公开(公告)日：2023-06-23
申请号：CN202310287854.1
申请日：2023-03-22
申请人： 西安电子科技大学
IPC分类号： G06T11/00 , G06T15/60 , G06N3/0455
摘要： 本发明公开了一种合成图像的前景目标阴影生成方法、装置及系统，属于图像合成技术领域，包括前景目标阴影掩膜预测过程，用于将输入图像通过阴影掩膜生成器GS生成前景目标的阴影掩膜；所述阴影掩膜生成器GS包括：前景编码器EFS、背景编码器EBS和交叉注意力层CAL，前景编码器EFS用于提取前景目标所需要的信息，背景编码器EBS用于从背景中推断出合成图像的光照信息，交叉注意力层CAL用于学习光照信息；前景目标阴影填充过程，通过暗图像与合成图像相结合并将其应用于前景目标阴影生成中，用于保证前景目标阴影的准确性。本发明解决了合成图像真实性低、协调性差、不能体现立体感和不具有美感的问题。
-
公开(公告)号：CN116094523B
公开(公告)日：2023-06-09
申请号：CN202310202852.8
申请日：2023-03-06
申请人： 电子科技大学
摘要： 本发明属于模拟集成电路技术领域，特别涉及一种适用于二进制电容式DAC的紧凑型电容排布方法。本发明通过将二进制电容式DAC电容阵列的单位电容分成2N/2行和2N/2列的正方形矩阵，并设置轴M0~MN/2和金属线K0~KN/2‑1，将金属线K0~KN/2‑1两侧的单位电容上极板以两两共用的方式和电容从低位到高位依次集中式对称布局，不仅提升了电容阵列的对称性和紧凑性，还最大程度保证模数转换器的静态性能、动态性能，降低模数转换器芯片面积。本发明最大限度简化了单位电容下极板走线，同时添加对地屏蔽线抑制单位电容间的耦合电容，进一步提升了电容阵列的对称性和紧凑性。
-
公开(公告)号：CN116961596A
公开(公告)日：2023-10-27
申请号：CN202310938995.5
申请日：2023-07-27
申请人： 电子科技大学
摘要： 本发明涉及模拟集成电路领域，特别涉及一种高压运放的输入级电路。本发明采用低压BJT作为输入级放大管，并层叠一层LDMOS管作为保护管，使得输入级放大电路的增益大幅度提高，从而满足高压应用场景的同时提升了运放的共模抑制比；通过自适应偏置电路提供层叠LDMOS管的栅端偏置电位，使得层叠LDMOS管正常工作，并在输入级放大管的基极处串联一个二极管连接的BJT管，起到电平移位的作用，优化输入共模范围。最终本发明有效减小了运放的等效输入噪声和失调电压，同时采用了高压管保护，不仅满足高压的应用场景，还提升了运放的共模抑制比，改善了运放的性能。
-
公开(公告)号：CN118115355A
公开(公告)日：2024-05-31
申请号：CN202410310787.5
申请日：2024-03-19
申请人： 西安电子科技大学
IPC分类号： G06T3/04 , G06V10/44 , G06N3/0455 , G06N3/0464 , G06N3/0895
摘要： 本发明公开了一种基于局部特征引导的图像协调方法，涉及计算机视觉处理领域，用以提升图像前景与背景协调度。本发明利用局部特征引导模块对合成图像所提取的特征，来对Transformer编码器模块对合成图像所提取的特征进行特征引导，利用解码器模块解码出协调图像后，采用对比学习策略从前景自我风格和前景‑背景风格一致性两方面对协调图像进行联合约束，得到风格对比损失，与重建损失、局部特征引导损失一起指导网络的训练。本发明在全局信息的基础上增加了对局部信息的关注度，有效改善了合成图像的协调效果；对比学习的两个任务不仅利用前景风格，还利用背景风格作为指导来提升前景‑背景风格一致性；由此，本发明提升了图像前景和背景间的和谐程度。
-
公开(公告)号：CN115664377A
公开(公告)日：2023-01-31
申请号：CN202211403042.0
申请日：2022-11-10
申请人： 电子科技大学
摘要： 本发明属于模拟集成电路技术领域，具体为一种共模及增益可调的全差分衰减器。本发明的衰减器结构采用全差分，从而引入了共模反馈点，通过改变共模反馈电路正相输入端的参考电压VREF来调节衰减器的输出共模电压；R1、R2的连接方式，一方面使V1点为交流地，从而增益与MN1和MN2的跨导无关，另一方面又保留了共模反馈环路，从而实现共模电压可调。引入额外的支路为负载管提供电流，通过改变第一电流源I1的电流大小调节输入对管的跨导，改变第二电流源I2和第三电流源I3的大小来调节负载管的跨导，实现增益可调。可调节的输出共模电压和增益使衰减器适用于多种工作环境，全差分结构使抗干扰能力更强，尤其适用于心电信号采集前端。
-
公开(公告)号：CN116094523A
公开(公告)日：2023-05-09
申请号：CN202310202852.8
申请日：2023-03-06
申请人： 电子科技大学
摘要： 本发明属于模拟集成电路技术领域，特别涉及一种适用于二进制电容式DAC的紧凑型电容排布方法。本发明通过将二进制电容式DAC电容阵列的单位电容分成2N/2行和2N/2列的正方形矩阵，并设置轴M0~MN/2和金属线K0~KN/2‑1，将金属线K0~KN/2‑1两侧的单位电容上极板以两两共用的方式和电容从低位到高位依次集中式对称布局，不仅提升了电容阵列的对称性和紧凑性，还最大程度保证模数转换器的静态性能、动态性能，降低模数转换器芯片面积。本发明最大限度简化了单位电容下极板走线，同时添加对地屏蔽线抑制单位电容间的耦合电容，进一步提升了电容阵列的对称性和紧凑性。
-
-
-
-
-
-
搜索结果
7 条记录 (耗时 0.03 秒)
