-
Patent Agency Ranking
公开(公告)号：CN119012691A
公开(公告)日：2024-11-22
申请号：CN202411063957.0
申请日：2024-08-05
Applicant: 福建省晋华集成电路有限公司
IPC: H10B12/00
Abstract: 本公开涉及一种半导体器件及其制作方法，通过增大位线位于周边区的第二部分的宽度，以增大位于位线的两端的支撑强度，能够增加位线的稳固性，提高位线的抗倾倒能力，能够避免位线的宽度较小的第一部分出现倾斜、倒塌等情况，能够提升半导体器件的性能与品质，提升半导体器件的良品率。
-
公开(公告)号：CN119521660A
公开(公告)日：2025-02-25
申请号：CN202411605191.4
申请日：2024-11-11
Applicant: 福建省晋华集成电路有限公司
IPC: H10B12/00
Abstract: 本发明涉及一种半导体结构及其制备方法，半导体结构包括衬底以及字线结构。衬底包括阵列区和围绕阵列区的外围区。衬底包括至少一被浅沟槽隔离结构所隔离的有源区。字线结构沿第一方向穿过浅沟槽隔离结构和有源区，且多个字线结构沿第一方向延伸且沿第二方向排列。字线结构包括第一字线层、第一金属氧化层以及第二金属氧化层。第一字线层包括第一部分以及第二部分，第一部分位于阵列区上；第二部分位于外围区上，其中该第二部分的上表面在垂直于衬底的方向上低于该第一部分的上表面。第一金属氧化层位于第一部分上。第二金属氧化层位于第二部分上，第二金属氧化层的厚度大于第一金属氧化层的厚度。本申请可以有效提高存储器件性能。
-
公开(公告)号：CN119173033A
公开(公告)日：2024-12-20
申请号：CN202411057240.5
申请日：2024-08-02
Applicant: 福建省晋华集成电路有限公司
IPC: H10B12/00
Abstract: 本发明提供了一种半导体存储器的制备方法，应用于半导体技术领域。在本发明中，可先在基底的第一区和浅沟槽隔离结构上形成包含第一盖层的位线材料层，在基底的第二区内形成栅极结构，然后去除位于所述浅沟槽隔离结构上的位线材料层的部分所述第一盖层，以让基底的第一区和第二区之间的浅沟槽隔离结构上的位线材料层的顶面低于所述第一区和第二区中的位线材料层的顶面(通过凹槽的形式体现)，之后，再在所述第一区和具有凹槽的浅沟槽隔离结构上顺型形成第二盖层，从而在保证第一区中的位线结构的高度符合产品设计要求的同时，降低了第一区边缘附近的浅沟槽隔离结构上形成的位线结构的高度，提高了半导体器件的性能。
-
公开(公告)号：CN119342813A
公开(公告)日：2025-01-21
申请号：CN202411547295.4
申请日：2024-10-31
Applicant: 福建省晋华集成电路有限公司
IPC: H10B12/00
Abstract: 本发明公开了一种半导体器件及其制作方法，包括衬底、位线结构、闸极结构、蚀刻停止层以及层间电介质层。衬底包括第一区和第二区。位线结构设置在衬底上并位于第一区内。闸极结构设置在衬底上并位于第二区内。蚀刻停止层设置在衬底上，覆盖位线结构的顶面和侧壁、和闸极结构的侧壁。层间电介质层覆盖在位线结构和闸极结构上，其中，层间电介质层物理性接触覆盖位线结构的顶面的蚀刻停止层、和闸极结构的顶面。如此，位线结构和闸极结构皆能具备较佳的结构可靠度，使半导体器件能达到更为优化的组件效能。
-
公开(公告)号：CN119136541A
公开(公告)日：2024-12-13
申请号：CN202411204540.1
申请日：2024-08-29
Applicant: 福建省晋华集成电路有限公司
IPC: H10B12/00 , H01L23/528 , H01L23/532 , H01L21/768
Abstract: 本发明提供了一种半导体器件及其制备方法，应用于半导体技术领域。在本发明中，利用在埋入式字线结构上设置介质层，来隔离埋入式字线结构和相应的位线结构，实现避免随着半导体器件尺寸的微缩所衍生的埋入式字线结构中第一功函数材料层的第二部分与相应位线结构发生短接、漏电等问题，即达到提升半导体器件的可靠度与性能的目的。并且，新增的所述第一介质层同时还可作为位线结构的内部组件膜层例如栅介电层，因此无需额外增加制程工艺，亦即实现简化制程流程且降低制造成本的目的。
-
-
-
-
Search Results
5
records
(took 0.031 seconds)
