公开(公告)号：CN100336224C

公开(公告)日：2007-09-05

申请号：CN01121986.6

申请日：1995-07-25

Applicant: 精工电子工业株式会社

Inventor： 宇都宫文靖 ,  齐藤丰 ,  齐藤直人 ,  小山内润 ,  小西春男 ,  宫城雅记

IPC: H01L27/04

CPC classification number: H01L27/0214 ,  H01L27/0629

Abstract: 本发明的目的是提供一种电压提升电路，其中的多个以二极管方式连接的MOSFET是串联连接的，并且通过电容器将输入信号输入到MOSFET的节点上。并且通过电容器将输入信号输入到MOSFET MO至Mn的阈值Vth Mo至VthMn和电容元件C1至Cn的容量(C1至Ccn，或者通过为作为输入到信号提升电路的输入信号的时钟信号φ和φ*的波形高度值的电压提升电路形成一种结构为具有电压提升电路的电子装置提供高效率和低成本的半导体集成电路器件。

公开(公告)号：CN1320615C

公开(公告)日：2007-06-06

申请号：CN200410035147.0

申请日：1995-06-03

Applicant: 精工电子工业株式会社

Inventor： 宫城雅记 ,  小西春男 ,  久保和昭 ,  小岛芳和 ,  清水亭 ,  齐藤丰 ,  町田透 ,  金子哲也

IPC: H01L21/336 ,  H01L21/8234 ,  H01L21/28

CPC classification number: H01L29/78696 ,  H01L21/3226 ,  H01L21/823462 ,  H01L27/0705 ,  H01L29/1041 ,  H01L29/1045 ,  H01L29/66757

Abstract: 一种制造半导体器件的方法，其特征在于包括下列步骤：在基片表面上的第一导电类半导体区表面上形成场绝缘膜；在半导体区的第一和第二晶体管区的表面上，形成光刻胶，用于选择形成具有不同厚度的栅绝缘膜的区域；对应光刻胶形状形成具有不同厚度的栅绝缘膜；在第一和第二晶体管区的表面上形成沟道杂质区；在栅绝缘膜上构成栅电极图形；在第一晶体管区表面上形成第二导电类的源区和漏区，因而，用栅电极将它们分开；在栅电极上形成中间层绝缘膜；形成穿过中间绝缘膜的连接孔；和构成金属化布线图形，并覆盖在连接孔上；分割栅绝缘膜，在同一沟道上的源区与漏区之间，构成平面形的至少多个具有第一和第二厚度的栅绝缘膜区。

公开(公告)号：CN1365149A

公开(公告)日：2002-08-21

申请号：CN01121986.6

申请日：1995-07-25

Applicant: 精工电子工业株式会社

Inventor： 宇都宫文靖 ,  齐藤丰 ,  齐藤直人 ,  小山内润 ,  小西春男 ,  宫城雅记

IPC: H01L27/04

CPC classification number: H01L27/0214 ,  H01L27/0629

Abstract: 本发明的目的是提供一种电压提升电路,其中的多个以二极管方式连接的MOSFET是串联连接的,并且通过电容器将输入信号输入到MOSFET的节点上。并且通过电容器将输入信号输入到MOSFET M0至Mn的阈值Vth Mo至VthMn和电容元件C1至Cn的容量(C1至Ccn,或者通过为作为输入到信号提升电路的输入信号的时钟信号φ和φ*的波形高度值的电压提升电路形成一种结构为具有电压提升电路的电子装置提供高效率和低成本的半导体集成电路器件。

公开(公告)号：CN1140336A

公开(公告)日：1997-01-15

申请号：CN95108533.6

申请日：1995-06-03

Applicant: 精工电子工业株式会社

Inventor： 宫城雅记 ,  小西春男 ,  久保和昭 ,  小岛芳和 ,  清水亭 ,  齐藤丰 ,  町田透 ,  金子哲也

IPC: H01L27/088 ,  H01L21/8234

CPC classification number: H01L29/78696 ,  H01L21/3226 ,  H01L21/823462 ,  H01L27/0705 ,  H01L29/1041 ,  H01L29/1045 ,  H01L29/66757

Abstract: MISFET中，用第一栅电压使沟道表面反型的区域和用第二栅电压使沟道表面反型的区域是作为其元件按平面型设置在MISFET的沟道内。用P-型半导体基片的表面浓度决定具有第一杂质浓度的沟道区104，用图形106作掺杂掩模，用离子注入给所选区域掺入杂质来确定具有第二杂质浓度的沟道区105，并在P-型半导体基片的N-型MOSFET的沟道区内设置其它部分。第一第二杂质浓度的沟道区104和105分割成多个平面形。

公开(公告)号：CN1130442A

公开(公告)日：1996-09-04

申请号：CN95190414.0

申请日：1995-03-27

Applicant: 精工电子工业株式会社

Inventor： 齐藤丰 ,  井上昌宏 ,  山中顺子 ,  池田博一

IPC: H01L31/112 ,  H01L31/119

CPC classification number: H01L27/1443 ,  H01L27/14658

Abstract: 为了提供用于探测光和辐射并把它们转变为电信号的高速低功耗的半导体探测器，用具有衬底背偏的PMOS晶体管作为探测单元，并排列在具有比N型衬底浓度高的n-井中，用于形成耗尽层的P+层排列在与形成PMOS晶体管半导体探测器相同的表面上。

公开(公告)号：CN1089949C

公开(公告)日：2002-08-28

申请号：CN95108533.6

申请日：1995-06-03

Applicant: 精工电子工业株式会社

Inventor： 宫城雅记 ,  小西春男 ,  久保和昭 ,  小岛芳和 ,  清水亭 ,  齐藤丰 ,  町田透 ,  金子哲也

IPC: H01L27/088 ,  H01L21/8234

CPC classification number: H01L29/78696 ,  H01L21/3226 ,  H01L21/823462 ,  H01L27/0705 ,  H01L29/1041 ,  H01L29/1045 ,  H01L29/66757

Abstract: MISFET中，用第一栅电压使沟道表面反型的区域和用第二栅电压使沟道表面反型的区域是作为其元件按平面型设置在MISFET的沟道内。用P-型半导体基片的表面浓度决定具有第一杂质浓度的沟道区104，用图形106作掺杂掩模，用离子注入给所选区域掺入杂质来确定具有第二杂质浓度的沟道区105，并在P-型半导体基片的N-型MOSFET的沟道区内设置其它部分。第一第二杂质浓度的沟道区104和105分割成多个平面形。

公开(公告)号：CN1082725C

公开(公告)日：2002-04-10

申请号：CN95115248.3

申请日：1995-07-25

Applicant: 精工电子工业株式会社

Inventor： 宇都宫文靖 ,  齐藤丰 ,  齐藤直人 ,  小山内润 ,  小西春男 ,  宫城雅记

IPC: H01L27/105

CPC classification number: H01L27/0214 ,  H01L27/0629

Abstract: 本发明的目的是提供一种电压提升电路，其中的多个以二极管方式连接的MOSFET是串联连接的，并且通过电容器将输入信号输入到MOSFET的节点上。并且通过电容器将输入信号输入到MOSFET M0至Mn的阈值Vth Mo至VthMn和电容元件C1至Cn的容量(C1至Ccn，或者通过为作为输入到信号提升电路的输入信号的时钟信号φ和φ*的波形高度值的电压提升电路形成一种结构为具有电压提升电路的电子装置提供高效率和低成本的半导体集成电路器件。

公开(公告)号：CN1115120A

公开(公告)日：1996-01-17

申请号：CN95105105.9

申请日：1995-03-31

Applicant: 精工电子工业株式会社

Inventor： 齐藤丰 ,  小山内润

IPC: H01L29/78 ,  H01L29/36 ,  H01L23/60 ,  H01L27/04 ,  H01L21/336

CPC classification number: H01L27/027 ,  H01L27/0251 ,  H01L27/0277 ,  H01L29/861

Abstract: 本发明的目的是改进半导体集成电路装置的抗ESD能力，使N沟道型MOS晶体管的漏区中的N-型杂质的表面浓度，在栅电极端的栅电极方向的最大值，大于5E18/cm3，并有在表面方向单调变化的浓度分布，该分布中在杂质浓度小于5E18/cm3的部分无弯折。从而实现具有高抗ESD能力的IC。

公开(公告)号：CN1607652A

公开(公告)日：2005-04-20

申请号：CN200410035147.0

申请日：1995-06-03

Applicant: 精工电子工业株式会社

Inventor： 宫城雅记 ,  小西春男 ,  久保和昭 ,  小岛芳和 ,  清水亭 ,  齐藤丰 ,  町田透 ,  金子哲也

IPC: H01L21/336 ,  H01L21/8234 ,  H01L21/28

CPC classification number: H01L29/78696 ,  H01L21/3226 ,  H01L21/823462 ,  H01L27/0705 ,  H01L29/1041 ,  H01L29/1045 ,  H01L29/66757

Abstract: 一种制造半导体器件的方法，其特征在于包括下列步骤：在基片表面上的第一导电类半导体区表面上形成场绝缘膜；在半导体区的第一和第二晶体管区的表面上，形成光刻胶，用于选择形成具有不同厚度的栅绝缘膜的区域；对应光刻胶形状形成具有不同厚度的栅绝缘膜；在第一和第二晶体管区的表面上形成沟道杂质区；在栅绝缘膜上构成栅电极图形；在第一晶体管区表面上形成第二导电类的源区和漏区，因而，用栅电极将它们分开；在栅电极上形成中间层绝缘膜；形成穿过中间绝缘膜的连接孔；和构成金属化布线图形，并覆盖在连接孔上；分割栅绝缘膜，在同一沟道上的源区与漏区之间，构成平面形的至少多个具有第一和第二厚度的栅绝缘膜区。

公开(公告)号：CN1334606A

公开(公告)日：2002-02-06

申请号：CN01122711.7

申请日：1995-06-03

Applicant: 精工电子工业株式会社

Inventor： 宫城雅记 ,  小西春男 ,  久保和昭 ,  小岛芳和 ,  清水亭 ,  齐藤丰 ,  町田透 ,  金子哲也

IPC: H01L29/78 ,  H01L27/088 ,  H01L21/336 ,  H01L21/8234

CPC classification number: H01L29/78696 ,  H01L21/3226 ,  H01L21/823462 ,  H01L27/0705 ,  H01L29/1041 ,  H01L29/1045 ,  H01L29/66757

Abstract: MISFET中,用第一栅电压使沟道表面反型的区域和用第二栅电压使沟道表面反型的区域是作为其元件按平面型设置在MISFET的沟道内。用P－型半导体基片的表面浓度决定具有第一杂质浓度的沟道区104,用图形106作掺杂掩模,用离子注入给所选区域掺入杂质来确定具有第二杂质浓度的沟道区105,并在P－型半导体基片的N－型MOSFET的沟道区内设置其它部分。第一第二杂质浓度的沟道区104和105分割成多个平面形。