MOSFET器件及其制备方法
    2.
    发明公开

    公开(公告)号:CN117334742A

    公开(公告)日:2024-01-02

    申请号:CN202311453889.4

    申请日:2023-11-03

    摘要: 本申请涉及半导体领域,具体涉及一种MOSFET器件及其制备方法,包括半导体材料层、阱区、栅极沟槽以及电场屏蔽结构;栅极沟槽从半导体材料层的上表面延伸至半导体材料层的内部且包括第一沟槽部和第二沟槽部;第一沟槽部的底壁位于阱区中;第二沟槽部贯穿阱区且延伸至阱区下方的半导体材料层中;电场屏蔽结构包括彼此电性连接的第一结构部和第二结构部,第一结构部位于第一沟槽部的下方且与阱区电性接触,第二结构部位于第二沟槽部的下方;本申请实施例减小了元胞尺寸,提高了器件长期工作的稳定性,简化了制备工艺。

    SiC半导体器件及其制备方法
    3.
    发明公开

    公开(公告)号:CN117558757A

    公开(公告)日:2024-02-13

    申请号:CN202311351108.0

    申请日:2023-10-18

    摘要: 本申请实施例涉及一种SiC半导体器件及其制备方法,其中,SiC半导体器件包括:SiC半导体材料层;栅极沟槽,从SiC半导体材料层的上表面延伸到SiC半导体材料层的内部,栅极沟槽包括彼此相对的第一侧壁和第二侧壁;位于栅极沟槽内且靠近第一侧壁的栅极结构;位于栅极沟槽内且靠近第二侧壁的金属结构,金属结构与SiC半导体材料层肖特基接触;位于栅极沟槽内且位于栅极结构和金属结构之间的隔离介质层,栅极结构和金属结构经由隔离介质层绝缘隔离;位于第一侧壁外侧的沟道区以及位于沟道区上的源区;位于SiC半导体材料层上的源极电极,源极电极与源区以及金属结构导电连接;如此,降低了器件的正向导通电压。

    一种半导体器件及电子装置

    公开(公告)号:CN116435338A

    公开(公告)日:2023-07-14

    申请号:CN202310331016.X

    申请日:2023-03-30

    摘要: 本发明提供一种半导体器件及电子装置,该器件包括:衬底;栅极结构,设置在衬底的第一表面上,或者设置在衬底中且自第一表面延伸至衬底中;体区,设置在衬底内,且位于栅极结构的两侧;源区,位于栅极结构两侧的体区内,且自衬底的第一表面延伸至衬底中;屏蔽区,设置在栅极结构两侧的体区内,且位于源区的下方,且屏蔽区和体区的第一边缘存在第一间隔,第一边缘靠近栅极结构,屏蔽区的掺杂浓度高于体区的掺杂浓度。本发明的半导体器件在体区中形成有掺杂浓度更高的屏蔽区,从而能够形成更强的耗尽作用,防止沟道穿通,并在此基础上能够使得零栅压漏极电流变小,并且使得能够减小沟道长度,降低导通电阻,进而提升器件的性能与良率。