-
公开(公告)号：CN115910791A
公开(公告)日：2023-04-04
申请号：CN202211434683.2
申请日：2022-11-16
申请人： 绍兴中芯集成电路制造股份有限公司
IPC分类号： H01L21/336 , H01L29/78 , H01L29/423 , H01L21/265
摘要： 本发明公开了一种沟槽型功率器件结构及其制作方法，所述方法包括：提供半导体衬底；在半导体衬底上形成具有第一导电类型的外延层；在外延层中形成沟槽；对沟槽的底部执行第一离子注入，注入具有第二导电类型的离子，以在沟槽的底部下方的外延层中形成第二导电类型掺杂区；对沟槽的底部执行第二离子注入，注入具有第一导电类型的离子，以在沟槽的底部下方的外延层中形成第一导电类型掺杂区；其中，第二导电类型掺杂区的深度大于第一导电类型掺杂区的深度，第一导电类型掺杂区用于隔离第二导电类型掺杂区与沟槽。根据本发明提供的沟槽型功率器件结构及其制作方法，通过第一导电类型掺杂区将第二导电类型掺杂区与沟槽隔离，进而提高了沟槽型功率器件结构的耐压。
-
公开(公告)号：CN114759081B
公开(公告)日：2022-11-04
申请号：CN202210668497.9
申请日：2022-06-14
申请人： 绍兴中芯集成电路制造股份有限公司
IPC分类号： H01L29/06 , H01L29/78 , H01L23/552 , H01L21/336
摘要： 本发明涉及一种半导体结构及其制备方法，半导体结构包括：第一导电类型的基底；第一导电类型的外延结构，位于第一导电类型的基底的上表面；第二导电类型的屏蔽结构，位于第一导电类型的外延结构相对的两侧；第二导电类型的阱区，位于第一导电类型的外延结构的上表面及第二导电类型的屏蔽结构的上表面；栅极，贯穿第二导电类型的阱区，并延伸至第一导电类型的外延结构内。本发明的半导体结构的栅极不易被击穿，耐压性得到提高，并且结构杂质分布均匀，可以避免离子注入对栅极造成离子损伤。
-
公开(公告)号：CN117558757A
公开(公告)日：2024-02-13
申请号：CN202311351108.0
申请日：2023-10-18
申请人： 绍兴中芯集成电路制造股份有限公司
IPC分类号： H01L29/78 , H01L29/423 , H01L29/47 , H01L21/336
摘要： 本申请实施例涉及一种SiC半导体器件及其制备方法，其中，SiC半导体器件包括：SiC半导体材料层；栅极沟槽，从SiC半导体材料层的上表面延伸到SiC半导体材料层的内部，栅极沟槽包括彼此相对的第一侧壁和第二侧壁；位于栅极沟槽内且靠近第一侧壁的栅极结构；位于栅极沟槽内且靠近第二侧壁的金属结构，金属结构与SiC半导体材料层肖特基接触；位于栅极沟槽内且位于栅极结构和金属结构之间的隔离介质层，栅极结构和金属结构经由隔离介质层绝缘隔离；位于第一侧壁外侧的沟道区以及位于沟道区上的源区；位于SiC半导体材料层上的源极电极，源极电极与源区以及金属结构导电连接；如此，降低了器件的正向导通电压。
-
公开(公告)号：CN117038708A
公开(公告)日：2023-11-10
申请号：CN202311265134.1
申请日：2023-09-28
申请人： 绍兴中芯集成电路制造股份有限公司
IPC分类号： H01L29/06 , H01L29/423 , H01L29/78 , H01L21/336
摘要： 本发明提供了一种沟槽型场效应晶体管及其制备方法。该沟槽型场效应晶体管中，将阱区设置为具有多个沿着栅极结构的延伸方向依次排布的第一阱掺杂区，并在第一阱掺杂区内形成有第一源掺杂区，从而在晶体管器件正向导通时，使得每一个第一阱掺杂区内均可反型形成横向导电沟道和纵向导电沟道，大大增加了晶体管器件的沟道密度，有效提高晶体管器件的电流导通能力。
-
公开(公告)号：CN116435338A
公开(公告)日：2023-07-14
申请号：CN202310331016.X
申请日：2023-03-30
申请人： 绍兴中芯集成电路制造股份有限公司
IPC分类号： H01L29/06 , H01L29/78 , H01L21/336
摘要： 本发明提供一种半导体器件及电子装置，该器件包括：衬底；栅极结构，设置在衬底的第一表面上，或者设置在衬底中且自第一表面延伸至衬底中；体区，设置在衬底内，且位于栅极结构的两侧；源区，位于栅极结构两侧的体区内，且自衬底的第一表面延伸至衬底中；屏蔽区，设置在栅极结构两侧的体区内，且位于源区的下方，且屏蔽区和体区的第一边缘存在第一间隔，第一边缘靠近栅极结构，屏蔽区的掺杂浓度高于体区的掺杂浓度。本发明的半导体器件在体区中形成有掺杂浓度更高的屏蔽区，从而能够形成更强的耗尽作用，防止沟道穿通，并在此基础上能够使得零栅压漏极电流变小，并且使得能够减小沟道长度，降低导通电阻，进而提升器件的性能与良率。
-
公开(公告)号：CN117334742A
公开(公告)日：2024-01-02
申请号：CN202311453889.4
申请日：2023-11-03
申请人： 绍兴中芯集成电路制造股份有限公司
IPC分类号： H01L29/78 , H01L21/336 , H01L29/423
摘要： 本申请涉及半导体领域，具体涉及一种MOSFET器件及其制备方法，包括半导体材料层、阱区、栅极沟槽以及电场屏蔽结构；栅极沟槽从半导体材料层的上表面延伸至半导体材料层的内部且包括第一沟槽部和第二沟槽部；第一沟槽部的底壁位于阱区中；第二沟槽部贯穿阱区且延伸至阱区下方的半导体材料层中；电场屏蔽结构包括彼此电性连接的第一结构部和第二结构部，第一结构部位于第一沟槽部的下方且与阱区电性接触，第二结构部位于第二沟槽部的下方；本申请实施例减小了元胞尺寸，提高了器件长期工作的稳定性，简化了制备工艺。
-
公开(公告)号：CN114759081A
公开(公告)日：2022-07-15
申请号：CN202210668497.9
申请日：2022-06-14
申请人： 绍兴中芯集成电路制造股份有限公司
IPC分类号： H01L29/06 , H01L29/78 , H01L23/552 , H01L21/336
摘要： 本发明涉及一种半导体结构及其制备方法，半导体结构包括：第一导电类型的基底；第一导电类型的外延结构，位于第一导电类型的基底的上表面；第二导电类型的屏蔽结构，位于第一导电类型的外延结构相对的两侧；第二导电类型的阱区，位于第一导电类型的外延结构的上表面及第二导电类型的屏蔽结构的上表面；栅极，贯穿第二导电类型的阱区，并延伸至第一导电类型的外延结构内。本发明的半导体结构的栅极不易被击穿，耐压性得到提高，并且结构杂质分布均匀，可以避免离子注入对栅极造成离子损伤。
-
公开(公告)号：CN117038708B
公开(公告)日：2024-01-23
申请号：CN202311265134.1
申请日：2023-09-28
申请人： 绍兴中芯集成电路制造股份有限公司
IPC分类号： H01L29/06 , H01L29/423 , H01L29/78 , H01L21/336
摘要： 本发明提供了一种沟槽型场效应晶体管及其制备方法。该沟槽型场效应晶体管中，将阱区设置为具有多个沿着栅极结构的延伸方向依次排布的第一阱掺杂区，并在第一阱掺杂区内形成有第一源掺杂区，从而在晶体管器件正向导通时，使得每一个第一阱掺杂区内均可反型形成横向导电沟道和纵向导电沟道，大大增加了晶体管器件的沟道密度，有效提高晶体管器件的电流导通能力。
-
公开(公告)号：CN114628248A
公开(公告)日：2022-06-14
申请号：CN202210526000.X
申请日：2022-05-16
申请人： 绍兴中芯集成电路制造股份有限公司
IPC分类号： H01L21/28 , H01L21/336 , H01L21/768 , H01L23/538 , H01L29/423 , H01L29/78
摘要： 本发明提供了一种碳化硅器件及其制备方法，包括：提供基底结构，基底结构依次包括：碳化硅衬底、碳化硅外延层、第一导电类型的第一离子注入层以及第二导电类型的第二离子注入层；利用光刻工艺在第二离子注入层上形成第一图形化掩膜结构；利用第一图形化掩膜结构在基底结构中形成沟槽；在沟槽中形成栅极结构；利用栅极结构在第二离子注入层上形成第二图形化掩膜结构；利用第二图形化掩膜结构在第二离子注入层中形成开口，开口暴露出部分第一离子注入层；利用开口在暴露出的第一离子注入层中形成接触结构；以及形成与接触结构连接的导电层；第一导电类型和第二导电类型的导电类型相反。由此可以避免两道光刻工艺之间存在的套刻精度差异的问题。
-
-
-
-
-
-
-
-
搜索结果
9 条记录 (耗时 0.036 秒)
