公开(公告)号：CN115966466A

公开(公告)日：2023-04-14

申请号：CN202111185692.8

申请日：2021-10-12

申请人： 联华电子股份有限公司

发明人： 张明华 ,  廖琨垣 ,  郭龙恩 ,  叶治东

IPC分类号： H01L21/335 ,  H01L21/308 ,  H01L29/778

摘要： 本发明公开一种高电子迁移率晶体管及其制作方法，其中该高电子迁移率晶体管的制作方法包含提供一基底，接着形成一沟道层、一主动层、一P型III‑V族化合物材料层、一金属化合物材料层、一硬掩模材料层和一图案化光致抗蚀剂层覆盖基底，然后进行一干蚀刻制作工艺包含以图案化光致抗蚀剂层为掩模，干蚀刻硬掩模材料层和金属化合物材料层以形成一硬掩模层和一金属化合物层，其中在干蚀刻制作工艺时所产生的副产物形成一间隙壁环绕图案化光致抗蚀剂、硬掩模层和金属化合物层，在干蚀刻制作工艺后，以间隙壁和图案化光致抗蚀剂层为掩模，蚀刻P型III‑V族化合物材料层。

公开(公告)号：CN118919533A

公开(公告)日：2024-11-08

申请号：CN202310614242.9

申请日：2023-05-29

申请人： 联华电子股份有限公司

发明人： 胡雅婷 ,  王智亿 ,  王尧展 ,  陈纬哲 ,  曾坤赐 ,  何昀洋 ,  黄文良 ,  郭龙恩 ,  陈柏苍 ,  林伯璋 ,  陈映先

IPC分类号： H01L27/07

摘要： 本发明公开一种半导体元件及其制作方法，其中该半导体元件包含一基底，基底包含一高压区以及一低压区，一第一深沟槽隔离设置在高压区内，其中第一深沟槽隔离包含第一深沟槽设置于基底中和一第一绝缘层填入第一深沟槽，其中第一深沟槽包含一第一侧壁和一第二侧壁，第一侧壁面对第二侧壁，第一侧壁仅由一第一平面和一第二平面组成，第一平面的边缘连接第二平面的边缘，第一平面的斜率和第二平面的斜率不同，一浅沟槽隔离设置在低压区内，其中浅沟槽隔离包含一沟槽设置于该基底上以及一第二绝缘层填入浅沟槽，其中浅沟槽隔离的深度小于第一深沟槽隔离的深度。

公开(公告)号：CN103390551B

公开(公告)日：2017-03-01

申请号：CN201210144551.6

申请日：2012-05-10

申请人： 联华电子股份有限公司

发明人： 郭龙恩 ,  廖俊雄 ,  陈炫旭 ,  李孟骏

IPC分类号： H01L21/311 ,  G03F1/80

摘要： 本发明公开一种半导体装置图案化结构的制作方法，其包含有下列步骤。首先依序形成一目标层、一第一掩模层及一第一图案化掩模层于一基板上。接着利用第一图案化掩模层作为蚀刻掩模，于基板上形成多个特征结构，其中各特征结构均包含一图案化第一掩模层及一图案化目标层。然后，形成一第二图案化掩模层于基板上，以覆盖住部分特征结构并暴露一预定区域。继以进行一第二蚀刻制作工艺，完全去除预定区域内的特征结构及第二图案化掩模层。最后，进行一第三蚀刻制作工艺，利用图案化第一掩模层作为蚀刻掩模，完全去除未被图案化第一掩模层遮蔽的该目标层。

公开(公告)号：CN104810389A

公开(公告)日：2015-07-29

申请号：CN201410032417.6

申请日：2014-01-23

申请人： 联华电子股份有限公司

发明人： 曹博昭 ,  郭龙恩 ,  林建廷 ,  邹世芳

IPC分类号： H01L29/423 ,  H01L29/78 ,  H01L21/28 ,  H01L21/336

CPC分类号： H01L29/42316 ,  H01L29/66484 ,  H01L29/7831

摘要： 本发明提供一半导体结构，包含一基底，至少一鳍状结构群组以及多个次鳍状结构位于该基底上，其中该鳍状结构群组位于两个次鳍状结构之间，且各次鳍状结构的一顶面比该鳍状结构群组的一顶面低，以及一浅沟隔离位于该基底中，各该次鳍状结构被该浅沟隔离完全覆盖。

公开(公告)号：CN103390551A

公开(公告)日：2013-11-13

申请号：CN201210144551.6

申请日：2012-05-10

申请人： 联华电子股份有限公司

发明人： 郭龙恩 ,  廖俊雄 ,  陈炫旭 ,  李孟骏

IPC分类号： H01L21/311 ,  G03F1/80

摘要： 本发明公开一种半导体装置图案化结构的制作方法，其包含有下列步骤。首先依序形成一目标层、一第一掩模层及一第一图案化掩模层于一基板上。接着利用第一图案化掩模层作为蚀刻掩模，于基板上形成多个特征结构，其中各特征结构均包含一图案化第一掩模及一图案化目标层。然后，形成一第二图案化掩模于基板上，以覆盖住部分特征结构并暴露一预定区域。继以进行一第二蚀刻制作工艺，完全去除预定区域内的特征结构及第二图案化掩模。最后，进行一第三蚀刻制作工艺，利用图案化第一掩模层作为蚀刻掩模，完全去除未被图案化第一掩模层遮蔽的该目标层。

公开(公告)号：CN115588691A

公开(公告)日：2023-01-10

申请号：CN202110756407.7

申请日：2021-07-05

申请人： 联华电子股份有限公司

发明人： 黄靖文 ,  黄伟豪 ,  邱崇益 ,  郭龙恩 ,  廖琨垣

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L29/423

摘要： 本发明公开一种半导体装置及其制造方法，其中该半导体装置包括基板及多个纳米线。基板具有一上表面。纳米线沿着第一方向堆叠于基板的上表面上。其中纳米线在一横截面中包括一三角形，纳米线包括沿着一第二方向延伸的一平面、在一(111)晶面上的一第一下斜刻面以及在另一(111)晶面上的一第二下斜刻面。

公开(公告)号：CN115411108A

公开(公告)日：2022-11-29

申请号：CN202110589682.4

申请日：2021-05-28

申请人： 联华电子股份有限公司

发明人： 黄伟豪 ,  陈俊隆 ,  廖琨垣 ,  郭龙恩 ,  许珈玮

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L21/336

摘要： 本发明公开一种切割鳍状结构的方法，包含有下述步骤。首先，提供一光掩模，其中光掩模包含一蛇形图案。接着，形成一光致抗蚀剂层覆盖鳍状结构，其中鳍状结构位于一基底上。之后，进行曝光显影以于光致抗蚀剂层形成一光致抗蚀剂图案，其中光致抗蚀剂图案对应蛇形图案。而后，转移光致抗蚀剂图案并蚀刻鳍状结构的切割部分，以切割鳍状结构。