-
公开(公告)号:CN108231778A
公开(公告)日:2018-06-29
申请号:CN201611128637.4
申请日:2016-12-09
Applicant: 联华电子股份有限公司 , 福建省晋华集成电路有限公司
IPC: H01L27/115 , H01L27/11568
CPC classification number: H01L27/1157
Abstract: 本发明公开一种制作半导体元件的方法。首先提供一基底,该基底上具有一存储区以及一逻辑区,然后形成一堆叠结构于存储区以及一栅极结构于逻辑区,形成一第一遮盖层于堆叠结构及栅极结构上,进行一氧化处里制作工艺以形成一氧化层于第一遮盖层表面,以及形成一第二遮盖层于氧化层上。之后去除部分逻辑区的部分第二遮盖层、部分氧化层以及部分第一遮盖层以形成一间隙壁于栅极结构侧壁。
-
公开(公告)号:CN108231778B
公开(公告)日:2022-07-12
申请号:CN201611128637.4
申请日:2016-12-09
Applicant: 联华电子股份有限公司 , 福建省晋华集成电路有限公司
IPC: H01L27/115 , H01L27/11568 , H01L27/11563
Abstract: 本发明公开一种制作半导体元件的方法。首先提供一基底,该基底上具有一存储区以及一逻辑区,然后形成一堆叠结构于存储区以及一栅极结构于逻辑区,形成一第一遮盖层于堆叠结构及栅极结构上,进行一氧化处里制作工艺以形成一氧化层于第一遮盖层表面,以及形成一第二遮盖层于氧化层上。之后去除部分逻辑区的部分第二遮盖层、部分氧化层以及部分第一遮盖层以形成一间隙壁于栅极结构侧壁。
-