公开(公告)号：CN118380411A

公开(公告)日：2024-07-23

申请号：CN202410832133.9

申请日：2024-06-26

申请人： 芯联集成电路制造股份有限公司

发明人： 周旭 ,  吴荣成 ,  张海波 ,  李远哲

IPC分类号： H01L23/538 ,  H01L21/768 ,  H01L29/423 ,  H01L29/739 ,  H01L29/78 ,  H01L21/28 ,  H01L21/336 ,  H01L21/331

摘要： 本发明提供一种沟槽型功率器件结构及其制造方法，在半导体衬底内形成第一沟槽和自所述第一沟槽的底部向下延伸的第二沟槽，第一沟槽用于填充栅极，第二沟槽用于填充介质层，所述第一沟槽包括缩口区段，缩口区段从顶部至底部开口宽度逐渐减小，如此，可使得相邻栅极沟槽之间通过离子注入所形成的发射极区的面积增大，从而可以解决现有技术中因发射极区面积过小而影响阈值电压正常开启的问题。

公开(公告)号：CN118899257A

公开(公告)日：2024-11-05

申请号：CN202410928086.8

申请日：2024-07-11

申请人： 芯联集成电路制造股份有限公司

发明人： 周旭 ,  张海波 ,  吴荣成

IPC分类号： H01L21/768 ,  H01L23/522

摘要： 本发明提供一种半导体结构及其形成方法，所述半导体结构包括：衬底；层间介质层，覆盖衬底；接触孔，自层间介质层的表面延伸至伸入衬底内；第一粘合层，覆盖接触孔的底壁及侧壁；导电插塞，填充接触孔；第二粘合层，形成于层间介质层及导电插塞的表面，第二粘合层的硬度大于第一粘合层的硬度；以及，金属电极层，覆盖第二粘合层。利用第二粘合层作为金属电极层与层间介质层之间的结合层，由于第二粘合层的硬度大于第一粘合层的硬度，可有效阻隔金属电极层对衬底的影响，因此可以提高打线强度，同时，在形成第二粘合层时，先去除层间介质层上的第一粘合层，第二粘合层不会因与第一粘合层之间结合力差而容易剥落，由此可以保证器件性能。