-
公开(公告)号：CN116565004A
公开(公告)日：2023-08-08
申请号：CN202310836584.5
申请日：2023-07-10
申请人： 苏州华太电子技术股份有限公司
IPC分类号： H01L29/06 , H01L29/78 , H01L21/336
摘要： 本申请公开了一种射频半导体器件及其制作方法，涉及半导体器件技术领域。该射频半导体器件包括：第一掺杂类型的衬底，衬底包括第一表面，第一表面上设置有第一掺杂类型的外延层；设置在外延层内的第一掺杂类型的阱区；与阱区接触设置的第一掺杂类型的掺杂区；设置在掺杂区远离阱区一侧，且与掺杂区接触的接地金属结构。根据本申请实施例，有利于提高LDMOS器件的工作效率。
-
公开(公告)号：CN117810211A
公开(公告)日：2024-04-02
申请号：CN202311861424.2
申请日：2023-12-29
申请人： 苏州华太电子技术股份有限公司
摘要： 本申请实施例涉及半导体技术领域，提供了一种电容器，其包括：MIM电容和耦合电容模块。其中，耦合电容模块包括至少一个耦合电容，每个耦合电容分别与MIM电容并联；每个耦合电容的各极板在MIM电容厚度方向上处于不同高度。通过形成耦合电容并使耦合电容与MIM电容并联，提高了电容器容值密度。由于每个耦合电容的各极板在MIM电容厚度方向上处于不同高度，因此可以利用制作LDMOS器件的金属场板所使用的掩膜制作耦合电容的极板，能够在不增加器件掩膜的前提下提升电容密度。本申请还公开了一种集成电路。
-
公开(公告)号：CN118315440A
公开(公告)日：2024-07-09
申请号：CN202410423899.1
申请日：2024-04-09
申请人： 苏州华太电子技术股份有限公司
IPC分类号： H01L29/808 , H01L29/06 , H01L29/10 , H01L29/16 , H01L29/423
摘要： 本申请实施例提供了一种横向SiC‑JFET器件，包括：基底；第二掺杂类型的第二外延层；位于所述第二外延层内且横向设置的第一掺杂类型的源极接触、沟道区和漏极接触；第二掺杂类型的栅极，形成在所述沟道区内，所述栅极的底面具有栅极下凸起；其中，所述沟道区位于所述栅极之下的区域为沟道。本申请实施例解决了传统横向SiC‑JFET器件因长条状的沟道的限制导致开关速度和跨导较低的技术问题。
-
公开(公告)号：CN117594570A
公开(公告)日：2024-02-23
申请号：CN202311699897.7
申请日：2023-12-12
申请人： 苏州华太电子技术股份有限公司
IPC分类号： H01L23/538 , H01L21/768 , H01L21/762
摘要： 本申请公开了一种半导体结构及其制造方法，涉及半导体器件技术领域。该半导体结构包括：第一金属层；设置在第一金属层一侧的衬底；设置在衬底一侧的埋氧层；设置在埋氧层上的氧化层和顶硅层，氧化层的深度大于或等于顶硅层的深度，且在垂直于衬底的方向上，顶硅层的一侧完全与氧化层接触；设置在氧化层上和顶硅层上的介质层；设置在介质层上的第二金属层；与第一金属层靠近衬底一侧接触设置，且依次通过衬底、埋氧层、氧化层、介质层与第二金属层接触设置的通孔区域。根据本申请实施例，有利于提高半导体结构的良率。
-
公开(公告)号：CN116565022A
公开(公告)日：2023-08-08
申请号：CN202310530175.2
申请日：2023-05-11
申请人： 苏州华太电子技术股份有限公司
IPC分类号： H01L29/78 , H01L29/40 , H01L29/06 , H01L21/336
摘要： 本申请提供了一种LDMOS终端结构及LDMOS终端结构的制作方法，该LDMOS终端结构包括基底以及第一场板，其中，基底包括衬底、外延层、体区以及漂移区，外延层位于衬底的表面上，体区与漂移区均位于外延层中，体区位于漂移区的一侧；第一场板位于基底的一侧，第一场板包括沿着第一方向接触设置的第一子场板以及第二子场板，第一子场板在基底上的投影覆盖部分体区以及部分漂移区，第二子场板在基底上的投影覆盖部分体区以及部分外延层，第一子场板在第二方向上的长度大于第二子场板在第二方向上的长度。通过第一场板优化元胞区与终端区交界处的击穿电压，保证了LDMOS终端结构的性能较好，保证了LDMOS终端结构的鲁棒性较好。
-
公开(公告)号：CN117727786A
公开(公告)日：2024-03-19
申请号：CN202311723220.2
申请日：2023-12-14
申请人： 苏州华太电子技术股份有限公司
IPC分类号： H01L29/78 , H01L29/45 , H01L29/417 , H01L21/336
摘要： 本申请涉及一种半导体器件及半导体器件制备方法，半导体器件，包括：衬底，具有第一表面；外延层，设于衬底背离第一表面的一侧；氧化层，设于外延层背离衬底一侧，氧化层具有背离衬底的第二表面；第一沟槽，开设于氧化层的第二表面，沿垂直于衬底所在平面的方向上，第一沟槽由氧化层延伸至外延层；第二沟槽，开设于衬底的第一表面，沿垂直于衬底所在平面的方向上，第二沟槽由衬底延伸至外延层，并和第一沟槽连通，第二沟槽在衬底上的正投影面积大于第一沟槽在衬底上的正投影面积。本实施例通过将正面刻蚀和背面刻蚀工艺结合，既可以降低源极接触区的寄生电阻，又可降低工艺难度。
-
公开(公告)号：CN117116999A
公开(公告)日：2023-11-24
申请号：CN202311028193.7
申请日：2023-08-15
申请人： 苏州华太电子技术股份有限公司
发明人： 胡燕萌
IPC分类号： H01L29/808 , H01L21/337 , H01L29/06 , H01L29/423 , H01L29/417 , H01L29/16
摘要： 本申请实施例提供了一种横向SiC‑JFET器件及其制备方法。横向SiC‑JFET器件包括：基底；位于基底上方的条状的沟道工作区；其中，条状的沟道工作区是器件工作时在外加电场的作用下电子或空穴运动的区域；凸设连接在所述沟道工作区一侧的多个间隔设置的沟道引出块。本申请实施例解决了传统横向SiC‑JFET器件的沟道区需要设置的较宽，导致导通电阻较大的技术问题。
-
公开(公告)号：CN116565004B
公开(公告)日：2023-09-29
申请号：CN202310836584.5
申请日：2023-07-10
申请人： 苏州华太电子技术股份有限公司
IPC分类号： H01L29/06 , H01L29/78 , H01L21/336
摘要： 本申请公开了一种射频半导体器件及其制作方法，涉及半导体器件技术领域。该射频半导体器件包括：第一掺杂类型的衬底，衬底包括第一表面，第一表面上设置有第一掺杂类型的外延层；设置在外延层内的第一掺杂类型的阱区；与阱区接触设置的第一掺杂类型的掺杂区；设置在掺杂区远离阱区一侧，且与掺杂区接触的接地金属结构。根据本申请实施例，有利于提高LDMOS器件的工作效率。
-
-
-
-
-
-
-
搜索结果
8 条记录 (耗时 0.036 秒)
