-
公开(公告)号：CN118315438A
公开(公告)日：2024-07-09
申请号：CN202410308934.5
申请日：2024-03-18
申请人： 苏州华太电子技术股份有限公司
IPC分类号： H01L29/808 , H01L29/66 , H01L29/06 , H01L29/417
摘要： 本申请实施例提供了一种横向SiC‑JFET器件及其制备方法。横向SiC‑JFET器件，包括：基底；位于所述基底之上且依次排列的栅极和漂移区；漏极，位于漂移区内且与所述栅极间隔设置；漏极接触金属化合物，位于所述漏极之上；漏电极，所述漏电极具有竖向底部和横向连接在竖向底部之上的横向顶部；所述漏电极的竖向底部位于所述漏极接触金属化合物之上，所述漏电极的横向顶部覆盖所述漏极的边缘。本申请实施例解决了传统横向SiC‑JFET器件因漂移区横向电场分布不均导致击穿电压较低的技术问题。
-
公开(公告)号：CN117613098B
公开(公告)日：2024-04-19
申请号：CN202410097602.7
申请日：2024-01-24
申请人： 苏州华太电子技术股份有限公司
IPC分类号： H01L29/78 , H01L29/423 , H01L21/28 , H01L21/336 , H10N97/00
摘要： 本申请实施例提供了一种垂直沟槽型电容耦合栅控结型场效应晶体管及其制备方法。场效应晶体管包括第一掺杂类型的衬底和外延层、多个重复单元，其中，外延层位于衬底之上，衬底作为漏区；重复单元包括：两个第一掺杂类型的源区，形成于外延层内且在横向间隔设置；沟槽，自外延层的上表面向下形成且沟槽位于两个第一掺杂类型的源区之间；第二掺杂类型的栅，形成在所述沟槽的内壁和底部；其中，栅处于浮空状态；介质层，至少形成在所述栅的内底之上；耦合电容上电极，形成在所述介质层之上；栅由耦合电容上电极间隔介质层间接控制。本申请实施例解决了传统的JFET器件的栅极无法加较高的电压和栅极可靠性低限制了其作为功率开关的应用的技术问题。
-
公开(公告)号：CN117117002A
公开(公告)日：2023-11-24
申请号：CN202311030004.X
申请日：2023-08-15
申请人： 苏州华太电子技术股份有限公司
IPC分类号： H01L29/808 , H01L21/337 , H01L29/06 , H01L29/423 , H01L29/417 , H01L29/16
摘要： 本申请实施例提供了一种横向SiC‑JFET器件及其制备方法。横向SiC‑JFET器件，包括：基底；位于所述基底之上且依次排列的栅极和漂移区；漏极，位于漂移区内且与所述栅极间隔设置；漏极接触金属化合物，位于所述漏极之上；漏电极，所述漏电极具有竖向底部和横向连接在竖向底部之上的横向顶部；所述漏电极的竖向底部位于所述漏极接触金属化合物之上，所述漏电极的横向顶部覆盖所述漏极的边缘。本申请实施例解决了传统横向SiC‑JFET器件因漂移区横向电场分布不均导致击穿电压较低的技术问题。
-
公开(公告)号：CN117637854B
公开(公告)日：2024-04-19
申请号：CN202410097603.1
申请日：2024-01-24
申请人： 苏州华太电子技术股份有限公司
IPC分类号： H01L29/78 , H01L29/423 , H01L21/28 , H01L21/336 , H10N97/00
摘要： 本申请实施例提供了一种垂直型电容耦合栅控结型场效应晶体管及其制备方法。场效应晶体管包括：第一掺杂类型的基底；两个第二掺杂类型的底栅，形成于所述基底内且在横向间隔设置；第二掺杂类型的顶栅，形成于所述基底内，所述顶栅位于两个所述底栅之间间隔的上方且所述顶栅和所述底栅之间具有间隔；介质层，形成于所述基底之上且位于所述顶栅之上的位置；耦合电容上电极，形成在所述介质层之上；顶栅由耦合电容上电极间隔介质层间接控制。本申请实施例解决了传统碳化硅基结型场效应晶体管的栅极无法加较高的电压和栅极可靠性低限制了其作为功率开关的应用的技术问题。
-
公开(公告)号：CN117613098A
公开(公告)日：2024-02-27
申请号：CN202410097602.7
申请日：2024-01-24
申请人： 苏州华太电子技术股份有限公司
IPC分类号： H01L29/78 , H01L29/423 , H01L21/28 , H01L21/336 , H10N97/00
摘要： 本申请实施例提供了一种垂直沟槽型电容耦合栅控结型场效应晶体管及其制备方法。场效应晶体管包括第一掺杂类型的衬底和外延层、多个重复单元，其中，外延层位于衬底之上，衬底作为漏区；重复单元包括：两个第一掺杂类型的源区，形成于外延层内且在横向间隔设置；沟槽，自外延层的上表面向下形成且沟槽位于两个第一掺杂类型的源区之间；第二掺杂类型的栅，形成在所述沟槽的内壁和底部；其中，栅处于浮空状态；介质层，至少形成在所述栅的内底之上；耦合电容上电极，形成在所述介质层之上；栅由耦合电容上电极间隔介质层间接控制。本申请实施例解决了传统的JFET器件的栅极无法加较高的电压和栅极可靠性低限制了其作为功率开关的应用的技术问题。
-
公开(公告)号：CN117117000A
公开(公告)日：2023-11-24
申请号：CN202311028203.7
申请日：2023-08-15
申请人： 苏州华太电子技术股份有限公司
IPC分类号： H01L29/808 , H01L21/337 , H01L29/06 , H01L29/423 , H01L29/417 , H01L29/16
摘要： 本申请实施例提供了一种横向SiC‑JFET器件及其制备方法。横向SiC‑JFET器件，包括：基底；位于基底之上且依次排列的栅极和漂移区；位于栅极之上的栅极接触金属化合物；栅电极，所述栅电极具有竖向底部和横向连接在竖向底部之上的横向顶部；所述栅电极的竖向底部位于所述栅极接触金属化合物之上；所述栅电极的横向顶部覆盖所述栅极的边缘。本申请实施例解决了传统横向SiC‑JFET器件因栅极附近的电场强度过高，漂移区横向电场过低的技术问题。
-
公开(公告)号：CN117810211A
公开(公告)日：2024-04-02
申请号：CN202311861424.2
申请日：2023-12-29
申请人： 苏州华太电子技术股份有限公司
摘要： 本申请实施例涉及半导体技术领域，提供了一种电容器，其包括：MIM电容和耦合电容模块。其中，耦合电容模块包括至少一个耦合电容，每个耦合电容分别与MIM电容并联；每个耦合电容的各极板在MIM电容厚度方向上处于不同高度。通过形成耦合电容并使耦合电容与MIM电容并联，提高了电容器容值密度。由于每个耦合电容的各极板在MIM电容厚度方向上处于不同高度，因此可以利用制作LDMOS器件的金属场板所使用的掩膜制作耦合电容的极板，能够在不增加器件掩膜的前提下提升电容密度。本申请还公开了一种集成电路。
-
公开(公告)号：CN118213408B
公开(公告)日：2024-09-17
申请号：CN202410629116.5
申请日：2024-05-21
申请人： 苏州华太电子技术股份有限公司
IPC分类号： H01L29/78 , H01L29/08 , H01L29/10 , H01L29/06 , H01L21/336
摘要： 本申请实施例提供了一种LDMOS器件及LDMOS器件的制备方法。LDMOS器件包括第一掺杂类型的衬底；位于所述衬底之上的第一掺杂类型的外延层；在所述外延层内形成第一掺杂类型的沟道区；形成在所述沟道区内的变掺杂源极，所述变掺杂源极的掺杂浓度自内向外变小；形成在所述沟道区内的沟道欧姆接触区，且所述沟道欧姆接触区和所述变掺杂源极在横向方向间隔设置；其中，所述沟道欧姆接触区接地使得沟道区恒定接地。本申请实施例解决了传统的LDMOS器件工作时源极电位抬升会抬升沟道电位的技术问题。
-
公开(公告)号：CN118335797A
公开(公告)日：2024-07-12
申请号：CN202410404497.7
申请日：2024-04-03
申请人： 苏州华太电子技术股份有限公司
摘要： 本申请涉及半导体技术领域，具体地，涉及一种半导体结构和半导体器件。该半导体结构至少包括：栅极结构区以及分别位于所述栅极结构区两侧的源极区和漏极区；其中，所述栅极结构区至少包括：由内而外设置的沟道区和栅极区，所述沟道区包覆于所述栅极区内腔，且所述沟道区分别与所述源极区、所述漏极区和所述栅极区贴合；所述漏极区、所述源极区和所述沟道区为同种类型的离子掺杂。提供了一种体导通，非反型电子层，隧穿效应小，栅极漏电少，功耗低，电子或空穴漂移速度更高，载流子的迁移效率更高的半导体结构。
-
公开(公告)号：CN118315439A
公开(公告)日：2024-07-09
申请号：CN202410421681.2
申请日：2024-04-09
申请人： 苏州华太电子技术股份有限公司
IPC分类号： H01L29/808 , H01L29/78 , H01L29/06 , H01L29/10 , H01L29/16 , H01L29/423 , H01L21/337 , H01L21/336
摘要： 本申请实施例提供了一种垂直型电容耦合栅控结型场效应晶体管及其制备方法。器件包括衬底和外延层、至少一个重复单元，外延层位于衬底之上，衬底作为漏区；重复单元包括：两个沟槽，两个沟槽在横向间隔设置；栅极介质层，至少形成在沟槽的内底；两个栅极，分别形成在两个沟槽的栅极介质层之上；第一掺杂类型的源区，形成在两个沟槽之间；第二掺杂类型沟道区，形成在源区之下；第一掺杂类型沟道区，形成在第二掺杂类型沟道区内；第一掺杂类型沟道区和第二掺杂类型沟道区形成JFET区域，同一个重复单元的JFET区域由两个栅极控制。本申请实施例解决了传统的JFET器件的栅极对沟道的夹断和开启较慢，限制了其作为功率开关的应用的技术问题。
-
-
-
-
-
-
-
-
-
搜索结果
16 条记录 (耗时 0.045 秒)
