公开(公告)号：CN108541342B

公开(公告)日：2021-10-12

申请号：CN201580085500.2

申请日：2015-12-24

申请人： 英特尔公司

发明人： G.A.格拉斯 ,  K.贾姆布纳坦 ,  A.S.墨菲 ,  C.S.莫哈帕特拉 ,  S.金 ,  姜俊成

IPC分类号： H01L29/78 ,  H01L21/336

摘要： 公开了用于制造配置有降低寄生泄漏（即通过与晶体管相关联的源极区和漏极区之间的底层衬底的一部分的电流泄漏）的子鳍绝缘层的半导体晶体管器件的技术。通过制造衬底的子鳍区中的牺牲层在鳍的至少一个沟道区下面的晶体管来降低寄生泄漏。在处理期间，利用电介质材料整体或部分地去除并替换子鳍区中的牺牲层。该电介质材料增加鳍的对应源极和漏极部分之间的衬底的电阻率，因此降低寄生泄漏。

公开(公告)号：CN113838755A

公开(公告)日：2021-12-24

申请号：CN202111084347.5

申请日：2015-12-24

申请人： 英特尔公司

发明人： G.A.格拉斯 ,  K.贾姆布纳坦 ,  A.S.墨菲 ,  C.S.莫哈帕特拉 ,  S.金 ,  姜俊成

IPC分类号： H01L21/336 ,  H01L29/06 ,  H01L29/78

摘要： 本发明涉及具有富锗沟道区的降低泄漏的晶体管。公开了用于制造配置有降低寄生泄漏（即通过与晶体管相关联的源极区和漏极区之间的底层衬底的一部分的电流泄漏）的子鳍绝缘层的半导体晶体管器件的技术。通过制造衬底的子鳍区中的牺牲层在鳍的至少一个沟道区下面的晶体管来降低寄生泄漏。在处理期间，利用电介质材料整体或部分地去除并替换子鳍区中的牺牲层。该电介质材料增加鳍的对应源极和漏极部分之间的衬底的电阻率，因此降低寄生泄漏。

公开(公告)号：CN108369957A

公开(公告)日：2018-08-03

申请号：CN201580085509.3

申请日：2015-12-24

申请人： 英特尔公司

发明人： K.贾姆布纳坦 ,  G.格拉斯 ,  A.墨菲 ,  J.S.江 ,  S.金

IPC分类号： H01L29/78 ,  H01L21/336 ,  H01L29/06

CPC分类号： H01L29/0673 ,  B82Y10/00 ,  H01L29/06 ,  H01L29/0847 ,  H01L29/41725 ,  H01L29/66439 ,  H01L29/775 ,  H01L29/78

摘要： 描述了形成自对准纳米线垫片结构的方法。实施例包括：形成包括第一纳米线和第二纳米线的沟道结构。邻近沟道结构形成源极/漏极结构，其中衬垫材料被布置在源极/漏极结构的侧壁的至少一部分上。在第一和第二纳米线之间形成纳米线垫片结构，其中纳米线垫片包括衬垫的被氧化部分。

公开(公告)号：CN108369957B

公开(公告)日：2022-03-01

申请号：CN201580085509.3

申请日：2015-12-24

申请人： 英特尔公司

发明人： K.贾姆布纳坦 ,  G.格拉斯 ,  A.墨菲 ,  J.S.江 ,  S.金

IPC分类号： H01L29/78 ,  H01L21/336 ,  H01L29/06

摘要： 描述了形成自对准纳米线垫片结构的方法。实施例包括：形成包括第一纳米线和第二纳米线的沟道结构。邻近沟道结构形成源极/漏极结构，其中衬垫材料被布置在源极/漏极结构的侧壁的至少一部分上。在第一和第二纳米线之间形成纳米线垫片结构，其中纳米线垫片包括衬垫的被氧化部分。

公开(公告)号：CN108369958A

公开(公告)日：2018-08-03

申请号：CN201580085543.0

申请日：2015-12-24

申请人： 英特尔公司

发明人： C.S.莫哈帕特拉 ,  G.A.格拉斯 ,  A.S.墨菲 ,  K.贾姆布纳坦 ,  W.拉赫马迪 ,  G.德韦伊 ,  T.加尼 ,  J.T.卡瓦利罗斯

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L29/1054 ,  H01L21/823821 ,  H01L27/0924 ,  H01L29/42392 ,  H01L29/66356 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/7391 ,  H01L29/785 ,  H01L29/78696

摘要： 公开了用于形成包括拉伸应变的锗（Ge）沟道材料的晶体管结构的技术。晶体管结构可以被用于n型和p型晶体管器件中的任一者或两者，因为拉伸应变的Ge具有适用于这两种类型的极高载流子迁移率特性。因此，可以通过使用本文所描述的技术形成CMOS器件中包括的n-MOS和p-MOS器件来实现简化的CMOS集成方案。在一些情况下，可以通过在具有高于Ge的晶格常数的III-V族材料上外延生长Ge材料和/或通过向在其上形成晶体管的裸片施加宏观3点弯曲来实现拉伸应变的Ge。可以使用这些技术来形成具有平面或非平面配置的晶体管，诸如鳍式配置（例如，finFET或三栅极）或栅极全包围（GAA）配置（包括至少一个纳米线）。

公开(公告)号：CN109075078A

公开(公告)日：2018-12-21

申请号：CN201680084258.1

申请日：2016-03-30

申请人： 英特尔公司

发明人： G.A.格拉斯 ,  A.S.墨菲 ,  K.贾姆布纳坦 ,  C.S.莫哈帕特拉 ,  H.甘 ,  N.G.米斯特卡维 ,  J.S.江 ,  B.古哈

IPC分类号： H01L21/336 ,  H01L29/78

摘要： 在绝缘层中形成沟槽以暴露衬底上的原生鳍。在沟槽中的原生鳍上沉积替代鳍。横向修剪替代鳍。

公开(公告)号：CN108541342A

公开(公告)日：2018-09-14

申请号：CN201580085500.2

申请日：2015-12-24

申请人： 英特尔公司

发明人： G.A.格拉斯 ,  K.贾姆布纳坦 ,  A.S.墨菲 ,  C.S.莫哈帕特拉 ,  S.金 ,  姜俊成

IPC分类号： H01L29/78 ,  H01L21/336

CPC分类号： H01L29/1083 ,  H01L21/764 ,  H01L29/0649 ,  H01L29/0676 ,  H01L29/1054 ,  H01L29/161 ,  H01L29/66545 ,  H01L29/66795 ,  H01L29/78 ,  H01L29/785

摘要： 公开了用于制造配置有降低寄生泄漏（即通过与晶体管相关联的源极区和漏极区之间的底层衬底的一部分的电流泄漏）的子鳍绝缘层的半导体晶体管器件的技术。通过制造衬底的子鳍区中的牺牲层在鳍的至少一个沟道区下面的晶体管来降低寄生泄漏。在处理期间，利用电介质材料整体或部分地去除并替换子鳍区中的牺牲层。该电介质材料增加鳍的对应源极和漏极部分之间的衬底的电阻率，因此降低寄生泄漏。