-
公开(公告)号:CN106683979B
公开(公告)日:2019-07-19
申请号:CN201611226886.7
申请日:2016-12-27
申请人: 上海新傲科技股份有限公司
CPC分类号: B08B3/08 , B08B3/10 , B08B2203/007 , C11D7/06 , C11D11/0047 , H01L21/02052 , H01L21/2007 , H01L21/76251 , H01L29/16 , H01L29/1608 , H01L29/161 , H01L29/20 , H01L29/2003
摘要: 本发明提供了一种在键合前清洗键合表面的方法,包括如下步骤:提供两个用于键合的第一表面和第二表面,所述第一表面为非晶表面,第二表面为晶体表面;在键合前采用氨水分别清洗所述第一表面和第二表面,清洗所述第一表面所采用的氨水浓度和清洗温度两个参数中的至少一个参数高于清洗所述第二表面所采用的参数。
-
公开(公告)号:CN105990145B
公开(公告)日:2019-06-28
申请号:CN201510058467.6
申请日:2015-02-04
申请人: 中芯国际集成电路制造(上海)有限公司
IPC分类号: H01L21/336 , H01L21/28 , H01L29/423
CPC分类号: H01L29/7848 , H01L21/823814 , H01L21/823842 , H01L21/823878 , H01L27/092 , H01L27/0922 , H01L29/0653 , H01L29/0847 , H01L29/1608 , H01L29/161 , H01L29/165 , H01L29/42368 , H01L29/4966 , H01L29/513 , H01L29/66492 , H01L29/66545 , H01L29/66575
摘要: 本发明提供一种半导体器件及其制作方法和电子装置,所述制作方法包括:提供半导体衬底,所述半导体衬底上形成有伪栅极结构及位于所述伪栅极结构两侧壁上的偏移侧墙;去除所述伪栅极结构,以形成栅极沟槽;步骤三:在所述栅极沟槽的底部和侧壁沉积形成高k介电层;在所述高k介电层上形成覆盖层,所述覆盖层位于所述栅极沟槽底部拐角处的厚度大于所述覆盖层位于所述栅极沟槽底部中间区域的厚度。根据本发明的制作方法,适当的增大栅极沟槽底部拐角处的覆盖层的厚度,有效抑制拐角处金属栅极的铝扩散,进而提高了器件的可靠性和性能。
-
公开(公告)号:CN106252350B
公开(公告)日:2019-06-11
申请号:CN201510955693.4
申请日:2015-12-17
申请人: 台湾积体电路制造股份有限公司
IPC分类号: H01L27/088 , H01L27/092 , H01L21/8234 , H01L21/8238
CPC分类号: H01L21/823807 , H01L21/823814 , H01L21/823821 , H01L21/823864 , H01L27/0922 , H01L27/0924 , H01L29/0649 , H01L29/0847 , H01L29/1054 , H01L29/16 , H01L29/161 , H01L29/165 , H01L29/66545 , H01L29/7848
摘要: 一种FinFET器件和形成方法。根据一些实施例,器件包括第一p型晶体管和第二p型晶体管。第一晶体管包括包含第一鳍的第一材料的第一沟道区。第一晶体管包括每个均位于第一材料中的相应的第一凹槽中和第一沟道区的相对侧壁上的第一外延源极/漏极区和第二外延源极/漏极区。第一晶体管包括位于第一沟道区上的第一栅极堆叠件。第二晶体管包括包含第二鳍的第二材料的第二沟道区。第二材料是与第一材料不同的材料。第二晶体管包括每个均位于第二材料中的相应的第二凹槽中和第二沟道区的相对侧壁上的第三外延源极/漏极区和第四外延源极/漏极区。第二晶体管包括位于第二沟道区上的第二栅极堆叠件。本发明的实施例还涉及FinFET器件和形成方法。
-
公开(公告)号:CN109545747A
公开(公告)日:2019-03-29
申请号:CN201710864853.3
申请日:2017-09-22
申请人: 联华电子股份有限公司
IPC分类号: H01L21/8238 , H01L27/092
CPC分类号: H01L21/823864 , H01L21/823814 , H01L21/823821 , H01L21/823871 , H01L27/0924 , H01L29/161 , H01L29/66545 , H01L29/6656 , H01L29/66636 , H01L21/823828 , H01L27/092
摘要: 本发明公开一种半导体元件及其制作方法,该制作半导体元件的方法为,首先提供一基底,该基底具有一第一区域以及一第二区域,然后形成一第一栅极结构于第一区域以及一第二栅极结构于第二区域,形成一第一间隙壁环绕第一栅极结构,形成一第一外延层于第一间隙壁两侧,形成一缓冲层于第一栅极结构上,之后再形成一接触洞蚀刻停止层于第一区域的缓冲层上以及第二区域的第二栅极结构上。
-
公开(公告)号:CN108428734A
公开(公告)日:2018-08-21
申请号:CN201810224652.1
申请日:2013-11-29
申请人: 三星电子株式会社
IPC分类号: H01L29/06 , H01L29/775 , B82Y10/00
CPC分类号: H01L29/0692 , B82Y10/00 , H01L21/823431 , H01L21/845 , H01L27/0886 , H01L27/1211 , H01L29/0649 , H01L29/0653 , H01L29/0847 , H01L29/1037 , H01L29/1608 , H01L29/161 , H01L29/165 , H01L29/41791 , H01L29/4966 , H01L29/517 , H01L29/66795 , H01L29/775 , H01L29/7848 , H01L29/785
摘要: 一种半导体器件可以包括:场绝缘层,其包括具有在第一和第二正交方向上延伸的平面主表面的第一区域以及垂直地设置在主表面上的第二区域,第二区域的顶表面离主表面具有特定距离;第一多沟道有源鳍和第二多沟道有源鳍,其在场绝缘层上延伸,第一多沟道有源鳍和第二多沟道有源鳍由场绝缘层的相对于第一多沟道有源鳍和第二多沟道有源鳍正交地延伸的第二区域分离;设置在第一多沟道有源鳍上的第一栅极以及设置在第二多沟道有源鳍上的第二栅极;以及设置在场绝缘层的第二区域与第一栅极之间的第一外延源/漏区以及设置在场绝缘层的第二区域与第二栅极之间的第二外延源/漏区。
-
公开(公告)号:CN108352385A
公开(公告)日:2018-07-31
申请号:CN201680063862.6
申请日:2016-11-04
申请人: 德州仪器公司
IPC分类号: H01L27/06 , H01L21/70 , H01L29/864
CPC分类号: H01L29/864 , H01L21/26513 , H01L21/76224 , H01L21/76229 , H01L23/66 , H01L27/0629 , H01L27/0664 , H01L29/0649 , H01L29/0653 , H01L29/0692 , H01L29/0821 , H01L29/161 , H01L29/165 , H01L29/47 , H01L29/66159 , H01L29/66575 , H01L29/7371 , H01L29/7378 , H01L29/7848 , H01L2223/6683
摘要: 在所描述实例中,一种经竖直定向的BARITT二极管(108)形成在集成电路(100)中。所述BARITT二极管(108)具有:源极(126),其接近于所述集成电路(100)的衬底(102)的顶部表面;漂移区(128),其在所述衬底(102)的半导体材料中紧接在所述源极(126)下方;以及集电极(130),其在所述衬底(102)的所述半导体材料中紧接在所述漂移区(128)下方。介电隔离结构(132)侧向地环绕所述漂移区(128),从所述源极(126)延伸到所述集电极(130)。所述源极(126)可以任选地包含硅锗层或可以任选地包含肖特基势垒触点。
-
公开(公告)号:CN108231582A
公开(公告)日:2018-06-29
申请号:CN201710919315.X
申请日:2017-09-30
申请人: 台湾积体电路制造股份有限公司
IPC分类号: H01L21/3213 , H01L21/336
CPC分类号: H01L29/0673 , H01L21/0245 , H01L21/02513 , H01L21/02568 , H01L21/02614 , H01L21/02617 , H01L21/0262 , H01L21/02628 , H01L21/02639 , H01L21/465 , H01L29/1033 , H01L29/161 , H01L29/24 , H01L29/42392 , H01L29/66439 , H01L29/66969 , H01L29/785 , H01L29/78696 , H01L21/32137 , H01L29/66795
摘要: 本揭示叙述一种蚀刻半导体材料的方法,其可选择性地从硅锗/硅锗堆叠蚀刻硅,或可选择性地从硅锗/锗堆叠蚀刻硅锗,以形成富含锗的纳米线通道。举例而言,方法可以包括由具有富含硅材料与富含锗材料的交替层所形成的多层堆叠。薄的第一硫族化合物层同时形成于富含硅材料上,而厚的第二硫族化合物层形成于富含锗材料上。蚀刻第一硫族化合物层与第二硫族化合物层,直到从富含硅材料移除第一硫族化合物层。以不同的蚀刻速率蚀刻富含硅材料与第二硫族化合物层。
-
公开(公告)号:CN104518035B
公开(公告)日:2018-06-26
申请号:CN201410514957.8
申请日:2014-09-29
申请人: 安世有限公司
IPC分类号: H01L29/872 , H01L21/329
CPC分类号: H01L29/8725 , H01L21/283 , H01L29/161 , H01L29/165 , H01L29/401 , H01L29/407 , H01L29/45 , H01L29/47 , H01L29/66136 , H01L29/66143 , H01L29/861 , H01L29/872
摘要: 一种二极管,其特征在于,包括减小的表面场效应沟槽结构;该减小的表面场效应沟槽结构包括至少两个沟槽,至少两个沟槽形成在衬底中,彼此通过衬底的连接区互相分离;连接区包括电接触区与P掺杂半导体材料层。
-
公开(公告)号:CN105023923B
公开(公告)日:2018-06-22
申请号:CN201410317105.X
申请日:2014-07-04
申请人: 台湾积体电路制造股份有限公司
IPC分类号: H01L27/092 , H01L27/11 , H01L21/8238
CPC分类号: H01L27/1104 , H01L21/02236 , H01L21/02255 , H01L21/02532 , H01L21/0332 , H01L21/324 , H01L21/823807 , H01L21/823814 , H01L21/823821 , H01L21/823828 , H01L27/0924 , H01L29/161 , H01L29/165 , H01L29/495 , H01L29/4966 , H01L29/517 , H01L29/66545
摘要: 本发明提供了SRAM FINFET器件的结构和方法。本发明提供了一种鳍式场效应晶体管(FinFET)器件的实施例。该器件包括具有n型FinFET(NFET)区域和p型FinFET(PFET)区域的衬底。该器件也包括在NFET区域中位于衬底上方的第一和第二鳍结构以及在PFET区域中位于衬底上方的第三鳍结构。该器件也包括位于NFET区域中的第一高k(HK)/金属栅极(MG)叠层,包括包裹部分第一鳍结构的上方;第一源极/漏极(S/D)部件的第一子集,邻近第一HK/MG叠层,位于凹进的第一鳍结构上方;以及S/D部件的第二子集,部分地位于凹进的第二鳍结构上方并部分地位于凹进的第一鳍结构上方。
-
公开(公告)号:CN108122754A
公开(公告)日:2018-06-05
申请号:CN201711204403.8
申请日:2017-11-27
申请人: 台湾积体电路制造股份有限公司 , 刘致为
IPC分类号: H01L21/324 , H01L21/336
CPC分类号: H01L29/7848 , H01L21/02381 , H01L21/0245 , H01L21/02532 , H01L21/02535 , H01L21/02576 , H01L21/02579 , H01L21/02664 , H01L21/268 , H01L21/28255 , H01L21/324 , H01L29/0649 , H01L29/0847 , H01L29/1033 , H01L29/1054 , H01L29/161 , H01L29/165 , H01L29/665 , H01L29/66651 , H01L29/66795 , H01L21/3245
摘要: 制造半导体元件的方法包含形成具有第一元素及第二元素于半导体基材上的合金半导体材料层;形成遮罩于合金半导体材料层上,以提供合金半导体材料层的屏蔽部分及未屏蔽部分;以来自辐射源的辐射照射未被遮罩覆盖的合金半导体材料层的未屏蔽部分,以转化合金半导体材料层,致使合金半导体材料层的未屏蔽部分的表面区域具有比合金半导体材料层的未屏蔽部分的内部区域高的第二元素的浓度,其中表面区域覆着内部区域。
-
-
-
-
-
-
-
-
-