公开(公告)号：CN117853311A

公开(公告)日：2024-04-09

申请号：CN202410134206.7

申请日：2020-01-23

申请人： 英特尔公司

发明人： N·马塔姆 ,  L·切尼 ,  E·芬利 ,  V·乔治 ,  S·贾哈吉尔达 ,  A·科克 ,  J·马斯特罗纳德 ,  I·拉吉瓦尼 ,  L·斯特里拉马萨马 ,  M·特肖梅 ,  V·韦姆拉帕利 ,  B·萨维尔

IPC分类号： G06T1/20 ,  G06T1/40 ,  G06T1/60 ,  G06F13/16 ,  G06F13/18 ,  G06F13/40 ,  G06F13/42 ,  G06N3/04 ,  G06N3/08

摘要： 本申请公开了SoC架构的分解。本文描述的实施例提供了用于将片上系统集成电路的架构分解成可封装到公共机箱上的多个不同芯粒的技术。在一个实施例中，图形处理单元或并行处理器由单独制造的各式各样的硅芯粒组成。芯粒是一种至少部分封装的集成电路，其包括可以与其它芯粒组装成更大封装的逻辑的不同单元。具有不同IP核逻辑的芯粒的多样化集合可以组装到单个器件中。

公开(公告)号：CN113989099A

公开(公告)日：2022-01-28

申请号：CN202111335050.1

申请日：2020-01-23

申请人： 英特尔公司

发明人： N·马塔姆 ,  L·切尼 ,  E·芬利 ,  V·乔治 ,  S·贾哈吉尔达 ,  A·科克 ,  J·马斯特罗纳德 ,  I·拉吉瓦尼 ,  L·斯特里拉马萨马 ,  M·特肖梅 ,  V·韦姆拉帕利 ,  B·萨维尔

IPC分类号： G06T1/20 ,  G06T1/40 ,  G06T1/60 ,  G06F13/16 ,  G06F13/18 ,  G06F13/40 ,  G06F13/42 ,  G06N3/04 ,  G06N3/08

摘要： 本申请公开了SoC架构的分解。本文描述的实施例提供了用于将片上系统集成电路的架构分解成可封装到公共机箱上的多个不同芯粒的技术。在一个实施例中，图形处理单元或并行处理器由单独制造的各式各样的硅芯粒组成。芯粒是一种至少部分封装的集成电路，其包括可以与其它芯粒组装成更大封装的逻辑的不同单元。具有不同IP核逻辑的芯粒的多样化集合可以组装到单个器件中。

公开(公告)号：CN115951980A

公开(公告)日：2023-04-11

申请号：CN202211100029.8

申请日：2022-09-07

申请人： 英特尔公司

发明人： L·帕普 ,  A·考克 ,  A·纳瓦勒 ,  P·萨蒂 ,  A·沙阿 ,  J·雷 ,  N·马塔姆

IPC分类号： G06F9/48 ,  G06F9/50 ,  G06T1/40 ,  G06T1/60 ,  G06N3/044 ,  G06N3/08

摘要： 本申请公开了用于客户端和服务器的模块化GPU体系结构。一个实施例提供了一种图形处理器，该图形处理器包括：有源基础管芯，该有源基础管芯包括结构互连；以及小芯片，该小芯片包括交换结构，其中，小芯片经由互连组织阵列与有源基础管芯耦合，该互连组织阵列将结构互连与交换结构耦合，并且小芯片包括：第一模块化互连，该第一模块化互连被配置成用于将图形处理资源块耦合至交换结构；以及第二模块化互连，该第二模块化互连被配置成用于将存储器子系统与交换结构和图形处理资源块耦合，存储器互连包括存储器控制器集合和物理接口集合。

公开(公告)号：CN113396439A

公开(公告)日：2021-09-14

申请号：CN202080011332.3

申请日：2020-01-23

申请人： 英特尔公司

发明人： A·考克 ,  L·切尼 ,  E·芬利 ,  V·乔治 ,  S·加哈吉达 ,  J·马斯特罗纳尔德 ,  N·马塔姆 ,  I·拉瓦尼 ,  L·斯特里拉马萨尔玛 ,  M·特肖梅 ,  V·维姆拉帕利 ,  B·泽维尔

IPC分类号： G06T1/20

摘要： 分解的处理器封装可被配置成用于接纳可互换小芯片。可互换性通过指定用于小芯片的标准物理互连来启用，该标准物理互连可使小芯片能够与结构或桥接器互连对接。来自不同IP设计方的小芯片可符合使此类小芯片在组装期间能够是可互换的共同互连。小芯片上的结构和桥接器互连随后可被配置成用于与小芯片的板上逻辑的实际互连布局进行确认。此外，来自小芯片的数据可使用封装跨小芯片间结构而被传送，使得被传递的实际数据对结构不透明，进一步启用各个小芯片的可互换性。利用此类可互换设计，更高或更低密度的存储器可被插入到存储器小芯片插槽中，而具有更高或更低核计数的计算或图形小芯片可被插入到逻辑小芯片插槽中。

公开(公告)号：CN113396404A

公开(公告)日：2021-09-14

申请号：CN202080014312.1

申请日：2020-01-23

申请人： 英特尔公司

发明人： N·马塔姆 ,  L·切尼 ,  E·芬利 ,  V·乔治 ,  S·贾哈吉尔达 ,  A·科克 ,  J·马斯特罗纳德 ,  I·拉吉瓦尼 ,  L·斯特里拉马萨马 ,  M·特肖梅 ,  V·韦姆拉帕利 ,  B·萨维尔

IPC分类号： G06F13/40 ,  H01L25/11

摘要： 本文描述的实施例提供了用于将片上系统集成电路的架构分解成可封装到公共机箱上的多个不同芯粒的技术。在一个实施例中，图形处理单元或并行处理器由单独制造的各式各样的硅芯粒组成。芯粒是一种至少部分封装的集成电路，其包括可以与其它芯粒组装成更大封装的逻辑的不同单元。具有不同IP核逻辑的芯粒的多样化集合可以组装到单个器件中。

公开(公告)号：CN112819680A

公开(公告)日：2021-05-18

申请号：CN202011270975.8

申请日：2020-11-13

申请人： 英特尔公司

发明人： V·兰甘纳坦 ,  J·雷 ,  A·R·阿普 ,  N·卡布拉斯欧斯 ,  L·徐 ,  S·马余兰 ,  A·考克 ,  N·马塔姆 ,  J·霍兰 ,  B·英斯科 ,  S·加哈吉达 ,  S·雅努什 ,  D·比拉吉 ,  X·田

IPC分类号： G06T1/20 ,  G06T1/60

摘要： 本申请公开了用于嵌入式存储器和计算元件的错误检测和控制的系统和方法。公开了装置，这些装置包括具有用于高速缓存存储器或共享存储器的错误检测校正逻辑的图形处理单元、图形多处理器或图形处理器。在一个实施例中，图形多处理器包括用于存储数据的高速缓存或本地存储器、以及与该高速缓存或本地存储器集成或耦合至该高速缓存或本地存储器的错误检测校正电路。错误检测校正电路配置成对高速缓存或本地存储器的数据执行标签读取以校验错误检测校正信息。