-
公开(公告)号：CN113366454A
公开(公告)日：2021-09-07
申请号：CN202080011597.3
申请日：2020-03-14
申请人： 英特尔公司
发明人： A·考克 , B·阿什博 , S·贾纳斯 , A·阿南塔拉曼 , A·R·阿普 , N·库雷 , V·乔治 , A·亨特 , B·英斯科 , E·乌尔德-阿迈德-瓦尔 , S·潘尼尔 , V·兰加纳坦 , J·雷 , K·辛哈 , L·斯特里拉马萨尔玛 , P·萨蒂 , S·唐格里
IPC分类号： G06F12/0804 , G06F12/0893 , G06F15/173
摘要： 实施例总体上涉及用于图形操作的多片架构。装置的实施例包括：用于图形操作的多片架构，包括多片图形处理器，多片处理器包括：一个或多个管芯；多个处理器片，安装在一个或多个管芯上；以及结构，用于互连一个或多个管芯上的处理器片，其中，结构用于启用多个处理器片中的处理器片之间的通信。
-
公开(公告)号：CN113396439A
公开(公告)日：2021-09-14
申请号：CN202080011332.3
申请日：2020-01-23
申请人： 英特尔公司
发明人： A·考克 , L·切尼 , E·芬利 , V·乔治 , S·加哈吉达 , J·马斯特罗纳尔德 , N·马塔姆 , I·拉瓦尼 , L·斯特里拉马萨尔玛 , M·特肖梅 , V·维姆拉帕利 , B·泽维尔
IPC分类号： G06T1/20
摘要： 分解的处理器封装可被配置成用于接纳可互换小芯片。可互换性通过指定用于小芯片的标准物理互连来启用，该标准物理互连可使小芯片能够与结构或桥接器互连对接。来自不同IP设计方的小芯片可符合使此类小芯片在组装期间能够是可互换的共同互连。小芯片上的结构和桥接器互连随后可被配置成用于与小芯片的板上逻辑的实际互连布局进行确认。此外，来自小芯片的数据可使用封装跨小芯片间结构而被传送，使得被传递的实际数据对结构不透明，进一步启用各个小芯片的可互换性。利用此类可互换设计，更高或更低密度的存储器可被插入到存储器小芯片插槽中，而具有更高或更低核计数的计算或图形小芯片可被插入到逻辑小芯片插槽中。
-
公开(公告)号：CN113366437A
公开(公告)日：2021-09-07
申请号：CN202080011587.X
申请日：2020-03-14
申请人： 英特尔公司
发明人： A·考克 , J·雷 , B·阿什博 , J·皮尔斯 , A·阿普 , V·兰加纳坦 , L·斯特里拉马萨尔玛 , E·乌尔德-阿迈德-瓦尔 , A·阿南塔拉曼 , V·安德烈 , N·加洛泊凡博列斯 , V·乔治 , Y·哈雷尔 , 小亚瑟·亨特 , B·英斯科 , S·贾纳斯 , P·开 , M·麦克弗森 , S·马余兰 , M·A·彼得 , M·拉马多斯 , S·沙阿 , K·辛哈 , P·萨蒂 , V·维姆拉帕利
IPC分类号： G06F9/30 , G06F9/38 , G06F12/0811 , G06F12/0862 , G06F12/0866
摘要： 公开了用于提高高速缓存效率和利用率的系统和方法。在一个实施例中，图形处理器包括：处理资源，用于执行图形操作；以及高速缓存的高速缓存控制器，高速缓存耦合至处理资源。高速缓存控制器配置为通过确定默认设置还是指令将控制高速缓存的高速缓存操作来控制高速缓存优先级。
-
公开(公告)号：CN114968366A
公开(公告)日：2022-08-30
申请号：CN202210586709.9
申请日：2020-03-14
申请人： 英特尔公司
发明人： A·考克 , J·雷 , B·阿什博 , J·皮尔斯 , A·阿普 , V·兰加纳坦 , L·斯特里拉马萨尔玛 , E·乌尔德-阿迈德-瓦尔 , A·阿南塔拉曼 , V·安德烈 , N·加洛泊凡博列斯 , V·乔治 , Y·哈雷尔 , 小亚瑟·亨特 , B·英斯科 , S·贾纳斯 , P·开 , M·麦克弗森 , S·马余兰 , M·A·彼得 , M·拉马多斯 , S·沙阿 , K·辛哈 , P·萨蒂 , V·维姆拉帕利
IPC分类号： G06F9/302 , G06F9/38 , G06F12/0811 , G06F12/0862 , G06F12/0866
摘要： 公开了用于提高高速缓存效率和利用率的系统和方法。在一个实施例中，图形处理器包括：处理资源，用于执行图形操作；以及高速缓存的高速缓存控制器，高速缓存耦合至处理资源。高速缓存控制器配置为通过确定默认设置还是指令将控制高速缓存的高速缓存操作来控制高速缓存优先级。
-
公开(公告)号：CN112534404A
公开(公告)日：2021-03-19
申请号：CN202080004209.9
申请日：2020-03-14
申请人： 英特尔公司
发明人： J·雷 , S·贾纳斯 , V·乔治 , S·马余兰 , A·考克 , A·阿普 , P·萨蒂 , V·兰甘塔纳 , V·安德烈 , A·加格 , Y·哈雷尔 , 小亚瑟·亨特 , S·金 , M·麦克弗森 , E·乌尔德-阿迈德-瓦尔 , W·萨德勒 , L·斯特里拉马萨尔玛 , V·维姆拉帕利
摘要： 本文中描述的实施例包括软件、固件、和硬件逻辑，这些软件、固件、和硬件逻辑提供用于经由脉动处理单元对稀疏数据执行算术的技术。本文中描述的实施例提供用于针对填充零的矩阵和子矩阵跳过计算操作的技术。实施例附加地提供用于维持数据压缩直到处理单元的技术。实施例附加地提供用于稀疏知晓逻辑单元的架构。
-
公开(公告)号：CN112905241B
公开(公告)日：2024-03-29
申请号：CN202110224132.2
申请日：2020-03-14
申请人： 英特尔公司
发明人： J·雷 , S·贾纳斯 , V·乔治 , S·马余兰 , A·考克 , A·阿普 , P·萨蒂 , V·兰甘塔纳 , V·安德烈 , A·加格 , Y·哈雷尔 , 小亚瑟·亨特 , S·金 , M·麦克弗森 , E·乌尔德-阿迈德-瓦尔 , W·萨德勒 , L·斯特里拉马萨尔玛 , V·维姆拉帕利
摘要： 本申请公开了用于矩阵加速器架构的稀疏优化。本文中描述的实施例包括软件、固件、和硬件逻辑，这些软件、固件、和硬件逻辑提供用于经由脉动处理单元对稀疏数据执行算术的技术。本文中描述的实施例提供用于针对填充零的矩阵和子矩阵跳过计算操作的技术。实施例附加地提供用于维持数据压缩直到处理单元的技术。实施例附加地提供用于稀疏知晓逻辑单元的架构。
-
公开(公告)号：CN113366447A
公开(公告)日：2021-09-07
申请号：CN202080011554.5
申请日：2020-03-14
申请人： 英特尔公司
发明人： V·兰加纳坦 , A·R·阿普 , B·阿什博 , P·道尔 , B·福里福莱特 , A·亨特 , B·英斯科 , S·贾纳斯 , A·考克 , A·纳瓦勒 , J·雷 , K·辛哈 , L·斯特里拉马萨尔玛 , P·萨蒂 , J·瓦莱里奥
IPC分类号： G06F9/50
摘要： 实施例总体上涉及图形处理中的计算优化。装置的实施例包括：一个或多个处理器，包括用于处理数据的多片图形处理单元(GPU)，多片GPU包括多个处理器片；以及存储器，用于存储数据以供处理，其中，装置用于：接收计算工作以供GPU处理，将计算工作分区为多个工作单元，将多个工作单元中的每一个工作单元指派给处理器片中的一个处理器片，以及使用被指派给工作单元的处理器片来处理计算工作。
-
公开(公告)号：CN113396390A
公开(公告)日：2021-09-14
申请号：CN202080012584.8
申请日：2020-03-14
申请人： 英特尔公司
发明人： A·考克 , V·乔治 , A·阿南塔拉曼 , V·安德烈 , A·R·阿普 , N·库雷 , N·加洛泊凡博列斯 , M·麦克弗森 , S·马余兰 , E·乌尔德-阿迈德-瓦尔 , D·普费 , V·兰加纳坦 , J·雷 , A·N·沙阿 , L·斯特里拉马萨尔玛 , P·萨蒂 , S·唐格里
IPC分类号： G06F9/38 , G06F12/0862 , G06F9/30
摘要： 实施例总体上涉及图形处理器数据访问和共享。装置的实施例包括：电路元件，用于在应用的处理中产生结果；加载存储单元，用于接收结果并且利用结果生成用于高速缓存的预取信息；以及预取生成器，用于至少部分地基于预取信息产生预取地址；其中，加载存储单元用于接收用于预取的软件辅助，并且其中，预取信息的生成至少部分地基于软件辅助。
-
公开(公告)号：CN112905241A
公开(公告)日：2021-06-04
申请号：CN202110224132.2
申请日：2020-03-14
申请人： 英特尔公司
发明人： J·雷 , S·贾纳斯 , V·乔治 , S·马余兰 , A·考克 , A·阿普 , P·萨蒂 , V·兰甘塔纳 , V·安德烈 , A·加格 , Y·哈雷尔 , 小亚瑟·亨特 , S·金 , M·麦克弗森 , E·乌尔德-阿迈德-瓦尔 , W·萨德勒 , L·斯特里拉马萨尔玛 , V·维姆拉帕利
摘要： 本申请公开了用于矩阵加速器架构的稀疏优化。本文中描述的实施例包括软件、固件、和硬件逻辑，这些软件、固件、和硬件逻辑提供用于经由脉动处理单元对稀疏数据执行算术的技术。本文中描述的实施例提供用于针对填充零的矩阵和子矩阵跳过计算操作的技术。实施例附加地提供用于维持数据压缩直到处理单元的技术。实施例附加地提供用于稀疏知晓逻辑单元的架构。
-
-
-
-
-
-
-
-
搜索结果
9 条记录 (耗时 0.017 秒)
