公开(公告)号：CN117766568A

公开(公告)日：2024-03-26

申请号：CN202410084935.6

申请日：2024-01-19

申请人： 西安电子科技大学芜湖研究院 ,  西安电子科技大学

发明人： 周瑜 ,  程琳 ,  韩超 ,  汤晓燕 ,  宋庆文 ,  袁昊 ,  杜丰羽 ,  张玉明

IPC分类号： H01L29/06 ,  H01L29/861 ,  H01L21/329

摘要： 本发明涉及一种沟槽二极管雪崩整形器件及其制备方法，N+型衬底层具有斜角侧壁,N‑型外延层的侧壁位于斜角侧壁的延长线上；沟槽区设置于N‑型外延层的上表面下方，沟槽区内间隔设置有若干个沟槽；P+型离子注入区从N‑型外延层的上表面延伸至内部，包括：沟槽注入区和位于沟槽注入区两侧的弧面注入区；沟槽注入区位于沟槽区下方，在沟槽注入区内与沟槽一一对应设置有凸点。本发明通过在P+型离子注入区内设置沟槽注入区并与两侧的弧面注入区相结合，再结合斜角终端特征，弧面注入区与斜角终端形成等效的正斜角结构，缓解了电场集中。若干个凸点进行分压抑制了冶金结拐点位置处的电场集中效应，将电场集中引入体内，利用多点电场集中“准均匀”触发器件。

公开(公告)号：CN118231479A

公开(公告)日：2024-06-21

申请号：CN202410250075.9

申请日：2024-03-05

申请人： 西安电子科技大学芜湖研究院 ,  西安电子科技大学

发明人： 韩超 ,  黄雨 ,  白博仪 ,  汤晓燕 ,  周瑜 ,  张玉明

IPC分类号： H01L29/861 ,  H01L29/66 ,  H01L29/417 ,  H01L29/08

摘要： 本发明涉及一种沟槽型SiC‑TVS器件及其制备方法，该器件包括：SiC衬底层；SiC外延层，SiC外延层包括第一基区和若干发射区，第一基区设置于SiC衬底层上，若干发射区间隔设置在所述第一基区上；第一电极，第一电极包括若干发射极和若干基极，每个发射区上设置一发射极，相邻两个发射区之间的第一基区上设置一基极，其中，所有发射极与所有基极短接；第二电极，设置在SiC衬底层的下表面。本发明的器件可以有效地降低正偏P/N结在基区一侧由于少子注入引起的少子堆积，大幅提高了器件的钳位响应速度，使得响应时间达到纳秒级。

公开(公告)号：CN117766567A

公开(公告)日：2024-03-26

申请号：CN202410084890.2

申请日：2024-01-19

申请人： 西安电子科技大学芜湖研究院 ,  西安电子科技大学

发明人： 周瑜 ,  程琳 ,  韩超 ,  汤晓燕 ,  宋庆文 ,  袁昊 ,  杜丰羽 ,  张玉明

IPC分类号： H01L29/06 ,  H01L29/861 ,  H01L21/329

摘要： 本发明涉及一种可控型二极管雪崩整型器及其制备方法，雪崩整型器包括：衬底层、N‑外延层、P+外延层、N+区、阴极、第一阳极、第二阳极和氧化层，其中，N+区由P+外延层的部分上表面延伸至P+外延层的内部；第一阳极位于P+外延层上；第二阳极位于N+区上；氧化层位于P+外延层和N+区交界处的上表面，且两端分别与第一阳极、第二阳极接触。通过第二阳极在N+区施加电压，大量电子在衬底层和N+区电势差的作用下，进入P+外延层和N‑外延层之间的P+/N‑结或耗尽层中，为器件发生延迟雪崩提供初始载流子，使得器件发生延迟雪崩，实现器件的可控效果，拓宽了器件的应用场景，提高了器件的性能发挥程度。

公开(公告)号：CN118553794B

公开(公告)日：2024-10-11

申请号：CN202411020660.6

申请日：2024-07-29

申请人： 西安电子科技大学

发明人： 汤晓燕 ,  张一博 ,  宋庆文 ,  袁昊 ,  杜丰羽 ,  周瑜 ,  张玉明

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L21/336

摘要： 本发明涉及一种方形双不对称元胞结构UMOSFET及制备方法，该UMOSFET包括：SiC衬底；外延N‑漂移区设置在SiC衬底的上表面；P阱区设置在外延N‑漂移区的上表面；N+区设置在P阱区的上表面；P+阱区从N+区的上表面向下延伸贯穿N+区和P阱区，P+阱区对N+区和P阱区形成包围结构；沟槽栅结构包括沟槽以及设置沟槽内的栅极部分，沟槽在N+区的相邻两侧面与P+阱区的相接位置从上表面向下延伸；源极设置在N+区和P+阱区的上表面；漏极设置在SiC衬底的下表面。本发明能够有效地降低器件的比导通电阻，同时没有增加额外的芯片面积。

公开(公告)号：CN118571948A

公开(公告)日：2024-08-30

申请号：CN202411056005.6

申请日：2024-08-02

申请人： 西安电子科技大学

发明人： 汤晓燕 ,  张一博 ,  袁昊 ,  宋庆文 ,  杜丰羽 ,  周瑜 ,  张玉明

IPC分类号： H01L29/78 ,  H01L29/06 ,  H01L21/336

摘要： 本发明公开了一种具有高抗短路能力的VDMOSFET及制备方法，属于半导体技术领域，该VDMOSFET由若干方形不对称半元胞结构组成，相邻方形不对称半元胞结构包括：衬底层；N‑外延层；第一、第二PWELL；第一、第二P+源区；第一、第二N+源区；第一、第二栅电极；第一、第二源电极；漏电极；其中，从俯视方向看：以第一N+源区的中心为对称轴，包括第一N+源区、第一PWELL和第一P+源区的半元胞结构上下、左右均为不对称；以第二N+源区的中心为对称轴，包括第二N+源区、第二PWELL和第二P+源区的半元胞结构上下、左右均为不对称。本发明通过改变器件的结构可以提升器件的短路能力、降低器件的比导通电阻。

公开(公告)号：CN117613105B

公开(公告)日：2024-05-14

申请号：CN202410085895.7

申请日：2024-01-22

申请人： 西安电子科技大学

发明人： 宋庆文 ,  李靖域 ,  汤晓燕 ,  袁昊 ,  周瑜 ,  刘科宇

IPC分类号： H01L29/872 ,  H01L29/06 ,  H01L21/329

摘要： 本发明提供了一种改善开关特性的碳化硅浮动结的二极管及其制备方法，在二极管内部通过引入过渡区P沟道，增大少数载流子的抽取速度，降低耗尽区消失时间，降低过充电压，解决关断后再开启时的开启速度问题，使实现高频高耐压的碳化硅浮动结二极管成为可能，可以大大扩宽碳化硅浮动结器件在功率半导体器件领域的应用范围。除此之外，由于P沟道存在源区过渡区，对掺杂浓度准确性要求降低且要求的沟道数量更少，因此可以降低对器件静态性能的影响以及器件制备的工艺要求。

公开(公告)号：CN114864388A

公开(公告)日：2022-08-05

申请号：CN202210422245.8

申请日：2022-04-21

申请人： 西安电子科技大学

发明人： 何艳静 ,  周瑜 ,  汤晓燕 ,  袁昊 ,  张玉明 ,  宋庆文 ,  刘延聪 ,  许允亮

IPC分类号： H01L21/205 ,  H01L21/265 ,  H01L29/06

摘要： 本发明公开了一种基于外延生长工艺的环绕N+区浮结功率器件及其制备方法，该方法包括：提供N++衬底；在衬底的一侧表面生长第一N‑外延层；在第一N‑外延层的上表面生长外延结构，外延结构包括至少一层第二N‑外延层和至少一层N+掺杂区，第二N‑外延层包括下部N‑外延层和上部N‑外延层，N+掺杂区包括下部N+掺杂区和上部N+掺杂区，下部N‑外延层包括多个第一P+浮结，下部N+掺杂区包括多个第二P+浮结；在外延结构的上表面生长第三N‑外延层；在第三N‑外延层的上表面制作第一电极，并在衬底下表面制作第二电极。由于N+掺杂区的掺杂浓度高于漂移区的掺杂浓度，因此电导率高、对载流子阻挡能力低，减小了P型结构之间的JFET区域电阻，提升整个功率器件的通流能力。

公开(公告)号：CN118610233A

公开(公告)日：2024-09-06

申请号：CN202410829748.6

申请日：2024-06-25

申请人： 西安电子科技大学

发明人： 袁昊 ,  魏俊楠 ,  宋庆文 ,  汤晓燕 ,  杜丰羽 ,  韩超 ,  周瑜

IPC分类号： H01L29/06 ,  H01L29/872 ,  H01L29/66

摘要： 本发明公开了一种低损耗4H‑SiC结势垒肖特基二极管，包括：衬底、叠加于衬底上的掺杂浓度自顶部至底部逐渐降低的4H‑SiC漂移层、叠加于4H‑SiC漂移层上的凸状阶梯沟道层、叠加于凸状阶梯沟道层的顶部表面的肖特基势垒调制层、凸状阶梯沟道层的阶梯部和肖特基势垒调制层的两侧通过离子注入形成的p+型电场掩蔽区、叠加于p+型电场掩蔽区和肖特基势垒调制层之上的肖特基接触层、叠加于肖特基接触层之上的阳极金属层、叠加于衬底之下的欧姆接触层和叠加于欧姆接触层之下的阴极金属层。本发明有效减小了因开启电压过低带来的反向漏电、减小了导通电阻，避免了高损耗的问题发生，使得二极管的功率耗散大大降低。

公开(公告)号：CN118039723A

公开(公告)日：2024-05-14

申请号：CN202410108761.2

申请日：2024-01-25

申请人： 西安电子科技大学

发明人： 杜丰羽 ,  武甲星 ,  宋庆文 ,  汤晓燕 ,  韩超 ,  袁昊 ,  周瑜 ,  张玉明

IPC分类号： H01L31/101 ,  H01L31/0224 ,  H01L31/0352 ,  H01L31/18

摘要： 本发明涉及一种横向多异质结紫外光电二极管及其制备方法，二极管包括：衬底层、缓冲层、第一外延层、第二外延层、第三外延层、阳极、第一阴极和第二阴极，其中，第一外延层、第二外延层和第三外延层均位于缓冲层的表面，且第二外延层的一端与第一外延层接触并形成异质结，第二外延层的另一端与第三外延层接触并形成异质结；阳极位于第二外延层的上表面；第一阴极位于第一外延层的上表面；第二阴极位于第三外延层的上表面。本发明通过形成多个横向异质结，使得紫外光能够直接照射在器件的功能区，能够有效拓宽紫外探测范围并提高器件的光电响应度，缩短了载流子的渡越时间，并有效降低传播过程中的复合损失，提高了器件的探测率。

公开(公告)号：CN117832294A

公开(公告)日：2024-04-05

申请号：CN202410010567.0

申请日：2024-01-03

申请人： 西安电子科技大学芜湖研究院

发明人： 杜丰羽 ,  韩超 ,  宋庆文 ,  袁昊 ,  汤晓燕 ,  周瑜 ,  张玉明

IPC分类号： H01L31/0216 ,  H01L31/113 ,  H01L31/18

摘要： 本发明提供了一种减反沟道氧化镓日盲光电晶体管及其制备方法，通过在背反衬底1上设置减反型沟道4、漏极注入区6和源极注入区7；漏极注入区6设置在减反型沟道4的一端，源极注入区7设置在减反型沟道4的另一端；在所述背反衬底1上紧邻漏极注入区6的部分以及漏极注入区6上的部分均设置有漏电极3；在背反衬底1上紧邻源极注入区7的部分以及在源极注入区7上的部分均设置有源电极2；减反型沟道4包裹有栅电极5。减反型沟道4包括内外两层，内层为n型β‑Ga2O3层，外层为HfO2栅氧介质层；减反型沟道4包裹有栅电极5；漏电极3和漏极注入区6呈金属层叠结构，源电极2和源极注入区7呈金属层叠结构。本发明的沟道刻蚀为减反结构，可以有效减少光损失。