公开(公告)号：CN1165843C

公开(公告)日：2004-09-08

申请号：CN00814504.0

申请日：2000-10-17

Applicant: 西门子公司

Inventor： M·哈梅斯卢 ,  K·克劳泽

IPC: G06F11/16

CPC classification number: G06F11/1679

Abstract: 本发明涉及一种IC，它包含可以微同步工作的双重主组件(HK1，HK2)和至少一个用于将异步信号与主时钟(c1k)同步的同步单元(SYN，ESY)。目的地为主组件的异步信号(no1、no2、ain)通过同步单元进行传递、同步并送给主组件(HK1，HK2)的输入(ei1，ei2，iy1，iy2)。在有双重异步组件(NK1，NK2)的情况下，只同步一个异步组件的输出并送给所有的主组件(HK1，HK2)。

公开(公告)号：CN1145040C

公开(公告)日：2004-04-07

申请号：CN99811547.9

申请日：1999-09-01

Applicant: 西门子公司

Inventor： M·格哈梅施卢 ,  K·克劳泽

IPC: G01R31/3185 ,  G01R31/28

CPC classification number: G01R31/318572 ,  G01R31/318538

Abstract: 专用组件ASIC除了为已提供的功能组必须的插脚数之外，具有额外的插脚作为以后修改的备用。为几何上可均匀分布安排的、并用作输入端或输出端的额外插脚预留缓冲器，边界扫描设备以及必要时逻辑基本功能。在再设计时，尤其在只有较小设计修改时，可以显著减少开发成本和时间的花费。

公开(公告)号：CN1384936A

公开(公告)日：2002-12-11

申请号：CN00814930.5

申请日：2000-10-24

Applicant: 西门子公司

Inventor： M·加梅斯卢 ,  K·克劳泽

IPC: G06F11/16 ,  G06F11/267

CPC classification number: G06F11/1645 ,  G06F11/2215

Abstract: 本具有至少两个同样的,可以同步运行的核心转换电路(KK0,KK1)的集成电子组件(ICT)有一个比较装置(VGL),经过检查输入端(cpi)为了相互比较将核心转换电路(KK0,KK1)的相互对应的输出端(ou0－1,ou1－1;...;ou0－n,ou1－n)的信号输入给比较装置,其中将比较装置(VGA)的检查输入端(cpi)各自连接在经过故障控制输入端(cx0,cx1)可以控制的硬件故障输入(XR0,XR1)的前面。

公开(公告)号：CN1320215A

公开(公告)日：2001-10-31

申请号：CN99811547.9

申请日：1999-09-01

Applicant: 西门子公司

Inventor： M·格哈梅施卢 ,  K·克劳泽

IPC: G01R31/3185

CPC classification number: G01R31/318572 ,  G01R31/318538

Abstract: 专用组件ASIC除了为已提供的功能组必须的插脚数之外,具有额外的插脚作为以后修改的备用。为几何上可均匀分布安排的、并用作输入端或输出端的额外插脚预留缓冲器,边界扫描设备以及必要时逻辑基本功能。在再设计时,尤其在只有较小设计修改时,可以显著减少开发成本和时间的化费。

公开(公告)号：CN1203405C

公开(公告)日：2005-05-25

申请号：CN00814930.5

申请日：2000-10-24

Applicant: 西门子公司

Inventor： M·加梅斯卢 ,  K·克劳泽

IPC: G06F11/16 ,  G06F11/267

CPC classification number: G06F11/1645 ,  G06F11/2215

Abstract: 本发明具有至少两个同样的，可以同步运行的核心转换电路(KK0，KK1)的集成电子组件(ICT)有一个比较装置(VGL)，经过检查输入端(cpi)为了相互比较将核心转换电路(KK0，KK1)的相互对应的输出端(ou0-1，ou1-1；…；ou0-n，ou1-n)的信号输入给比较装置，其中将比较装置(VGA)的检查输入端(cpi)各自连接在经过故障控制输入端(cx0，cx1)可以控制的硬件故障输入(XR0，XR1)的前面。

公开(公告)号：CN1582399A

公开(公告)日：2005-02-16

申请号：CN02822020.X

申请日：2002-10-28

Applicant: 西门子公司

Inventor： M·哈梅斯卢 ,  K·克劳泽 ,  H·陶赫尔

IPC: G01R31/3185

CPC classification number: G01R31/318572

Abstract: 为了在具有集成电路(2)的电子部件(1)中对于扫描模式规定没有缺点或没有限制地最佳化标准模式中的时序，该集成电路具有输出FFs(15)，输出FFs的输出数据在部件(1)的标准模式中分别转递给部件(1)的一个输出缓冲器(16)，通过控制信号控制该输出数据，其中在标准模式中由分配给输出缓冲器(16)的输出启动FF(18)提供该控制信号，并且在部件的扫描模式中由扫描启动单元(25)提供控制信号，本发明设置一种装置，在该装置中在扫描模式下扫描启动单元(25)控制至少两个输出缓冲器(16)。

公开(公告)号：CN1379877A

公开(公告)日：2002-11-13

申请号：CN00814504.0

申请日：2000-10-17

Applicant: 西门子公司

Inventor： M·哈梅斯卢 ,  K·克劳泽

IPC: G06F11/16

CPC classification number: G06F11/1679

Abstract: 本发明涉及一种IC,它包含可以微同步工作的双重主组件(HK1,HK2)和至少一个用于将异步信号与主时钟(clk)同步的同步单元(SYN,ESY)。目的地为主组件的异步信号(no1、no2、ain)通过同步单元进行传递、同步并送给主组件(HK1,HK2)的输入(ei1,ei2,iy1,iy2)。在有双重异步组件(NK1,NK2)的情况下,只同步一个异步组件的输出并送给所有的主组件(HK1,HK2)。