-
公开(公告)号：CN110729795A
公开(公告)日：2020-01-24
申请号：CN201911090275.8
申请日：2019-11-08
申请人： 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司 , 国家电网有限公司
IPC分类号： H02J7/00
摘要： 本发明涉及一种储能电站及其电池均衡控制方法，属于电池均衡控制技术领域。本发明在串联电池充电过程中，通过检测电池电压，通过控制开关矩阵将电压较高的电池和电压较低的从充电回路中去掉，并控制去掉的电池并联，使电压较高的电池向电压较低的电池放电，从而实现电池均衡。本发明的均衡控制方法将需要均衡的电池从充电回路中去掉，不影响正常的充电过程，同时无需借助其他能量转移设备，仅通过开关矩阵就可实现均衡，降低了成本，且控制简单、易实现。
-
公开(公告)号：CN108957231B
公开(公告)日：2021-09-14
申请号：CN201810786008.3
申请日：2018-07-17
申请人： 国网辽宁省电力有限公司电力科学研究院 , 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司 , 国家电网有限公司
IPC分类号： G01R31/08
摘要： 本发明提供了一种分布式系统及其主机和子机数据交互的方法，当其中一个子机判断系统发生故障时，该子机通过设定的GOOSE报文向主机发送故障录波请求，主机接收到该子机的故障录波请求后，通过设定的GOOSE报文向各子机发送故障录波应答，并向各子机发送故障录波时刻，各子机对各故障录波时刻进行录波，录波完成后，通过TFTP协议向主机发送故障录波报文。实现了子机与主机之间的故障数据的高效通讯，提高了故障数据通讯的效率和可靠性，提高了输电线路故障测距精度，确定了输电线路上故障发生的位置，方便了工作人员对输电线路上发生的故障进行处理，从而保证输电线路的正常输电。
-
公开(公告)号：CN110852026A
公开(公告)日：2020-02-28
申请号：CN201911083975.4
申请日：2019-11-07
申请人： 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司 , 国家电网有限公司
IPC分类号： G06F30/3315 , G06F30/331
摘要： 本发明涉及一种FPGA及其时序收敛方法，属于FPGA及嵌入式开发技术领域，方法采用ODDR模块使FPGA内部同步采样时钟的路径固定，且走线延时可以预测，方便时序收敛的实现；通过全局时钟资源模块获取基准时钟，对基准时钟进行两路锁相环的时钟偏移调节，用于调整时钟与数据走线的相位关系，通过调节合适的第一时钟偏移和第二时钟偏移，使在FPGA输入数据的路径最大、最小延时范围，以及FPGA输出数据的路径最大、最小延时范围均满足一定条件，从而达到时序收敛。本发明通过两次时钟偏移分别确定了FPGA输出至从芯片的工作时钟，以及输出数据寄存器的同步时钟，分别用于提升FPGA的数据输入接口及数据输出接口的时序收敛余量，以防止发送和接收公用系统时钟导致的时序冲突。
-
公开(公告)号：CN110852026B
公开(公告)日：2023-10-20
申请号：CN201911083975.4
申请日：2019-11-07
申请人： 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司 , 国家电网有限公司
IPC分类号： G06F30/3315 , G06F30/331
摘要： 本发明涉及一种FPGA及其时序收敛方法，属于FPGA及嵌入式开发技术领域，方法采用ODDR模块使FPGA内部同步采样时钟的路径固定，且走线延时可以预测，方便时序收敛的实现；通过全局时钟资源模块获取基准时钟，对基准时钟进行两路锁相环的时钟偏移调节，用于调整时钟与数据走线的相位关系，通过调节合适的第一时钟偏移和第二时钟偏移，使在FPGA输入数据的路径最大、最小延时范围，以及FPGA输出数据的路径最大、最小延时范围均满足一定条件，从而达到时序收敛。本发明通过两次时钟偏移分别确定了FPGA输出至从芯片的工作时钟，以及输出数据寄存器的同步时钟，分别用于提升FPGA的数据输入接口及数据输出接口的时序收敛余量，以防止发送和接收公用系统时钟导致的时序冲突。
-
公开(公告)号：CN110729795B
公开(公告)日：2021-08-03
申请号：CN201911090275.8
申请日：2019-11-08
申请人： 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司 , 国家电网有限公司
IPC分类号： H02J7/00
摘要： 本发明涉及一种储能电站及其电池均衡控制方法，属于电池均衡控制技术领域。本发明在串联电池充电过程中，通过检测电池电压，通过控制开关矩阵将电压较高的电池和电压较低的从充电回路中去掉，并控制去掉的电池并联，使电压较高的电池向电压较低的电池放电，从而实现电池均衡。本发明的均衡控制方法将需要均衡的电池从充电回路中去掉，不影响正常的充电过程，同时无需借助其他能量转移设备，仅通过开关矩阵就可实现均衡，降低了成本，且控制简单、易实现。
-
公开(公告)号：CN112511162A
公开(公告)日：2021-03-16
申请号：CN202011253698.X
申请日：2020-11-11
申请人： 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司 , 国家电网有限公司
摘要： 本发明涉及一种模拟量采集动态补偿方法及系统，该补偿方法通过实时计算晶振的实际频率与理论频率的差值，得出需要调整的采样间隔序号和间隔宽度，然后对采样间隔进行动态调整，并对采样序号进行对齐，FPGA以外接B码对时源作为秒脉冲基准，实时更新当前晶振的实际频率，并动态调整采样间隔。在本发明的技术方案中，FPGA以外接B码对时源作为秒脉冲基准，实时更新当前晶振的实际频率，并动态调整采样间隔，最大限度的保障模拟量采集的可靠稳定。
-
公开(公告)号：CN112213629A
公开(公告)日：2021-01-12
申请号：CN202011089003.9
申请日：2020-10-13
申请人： 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司 , 国家电网有限公司
IPC分类号： G01R31/3181 , G01R31/3177 , G06F15/78
摘要： 本发明涉及一种基于FPGA的沿变缓慢信号的检测预警方法及系统，利用沿变缓慢信号进入FPGA芯片后，会造成寄存器输出值在0与1之间随机变化的特性，根据实验分析结果，提出检测并预警这种渐变信号的方法及系统。本发明所提供的检测方法利用信号沿变缓慢造成数字信号状态不确定来检测该信号，通过大量的实验样本获得对应模型的概率分布参数，通过模型分析获得检测门限，最终给出检测结果并预警，实现了沿变缓慢信号的自动、实时检测并预警，降低了装置误动的风险，提高了继电保护装置运行的稳定性和可靠性。
-
公开(公告)号：CN112511162B
公开(公告)日：2023-05-02
申请号：CN202011253698.X
申请日：2020-11-11
申请人： 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司 , 国家电网有限公司
摘要： 本发明涉及一种模拟量采集动态补偿方法及系统，该补偿方法通过实时计算晶振的实际频率与理论频率的差值，得出需要调整的采样间隔序号和间隔宽度，然后对采样间隔进行动态调整，并对采样序号进行对齐，FPGA以外接B码对时源作为秒脉冲基准，实时更新当前晶振的实际频率，并动态调整采样间隔。在本发明的技术方案中，FPGA以外接B码对时源作为秒脉冲基准，实时更新当前晶振的实际频率，并动态调整采样间隔，最大限度的保障模拟量采集的可靠稳定。
-
公开(公告)号：CN117990981A
公开(公告)日：2024-05-07
申请号：CN202211364249.1
申请日：2022-11-02
申请人： 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司
摘要： 本发明属于电力系统自动化技术领域，具体涉及一种键相脉冲采集方法及系统、发电机转速计算方法及系统，包括，统计每个键相脉冲周期内的最大幅值对应的键相脉冲采样数据，得到一组最大幅值脉冲采样数据；依据最大幅值脉冲采样数据，确定键相脉冲采样数据的包络线；利用包络线确定键相脉冲采样数据中的干扰脉冲，得到有效键相脉冲数据和干扰键相脉冲数据；在有效键相脉冲数据中求取脉冲信号的最小幅值，基准电压值为k倍的基准电压值；将键相脉冲采样数据与基准电压值进行比较，以滤除干扰键相脉冲数据，输出方波信号。由此，本发明解决了现有技术中调整比较器参考电压实时性差的问题。
-
公开(公告)号：CN108762662B
公开(公告)日：2021-10-22
申请号：CN201810184823.2
申请日：2018-03-07
申请人： 国网浙江省电力有限公司电力科学研究院 , 国家电网公司 , 许继集团有限公司 , 许继电气股份有限公司 , 许昌许继软件技术有限公司
发明人： 陈安伟 , 胡列翔 , 韩志军 , 陆承宇 , 裘愉涛 , 李旭 , 王松 , 李宝伟 , 戚宣威 , 倪传坤 , 吴佳毅 , 汪冬辉 , 孙文文 , 阮黎翔 , 丁峰 , 陈明 , 牟涛 , 李文正 , 董新涛
IPC分类号： G06F3/05
摘要： 本发明公开了一种高速暂态量保护的采样数据存储方法及系统。现有暂态量保护存在CPU无法快速处理高速采样数据并进行逻辑判别的问题。本发明采用的技术方案包括：暂态量保护装置正常运行时，FPGA控制AD高速采样，并记录各个采样数据的采样时刻；FPGA对高速采样数据按照4kHz进行抽点缓存，同时存储采样数据的时标信息；FPGA判别低速采样缓冲区数据是否启动，如果启动，再根据启动点的时标信息寻址高速采样的数据，查找到数据后，将启动前3ms和启动后2ms对应的高速采样数据发送给保护CPU；保护CPU开辟多个计算缓冲区分别存储FPGA发送的故障数据。本发明解决了现有暂态量保护CPU无法快速处理高速采样数据进行逻辑判别的问题，满足了高速暂态量保护动作时间的速动性要求。
-
-
-
-
-
-
-
-
-
搜索结果
59 条记录 (耗时 0.08 秒)
