公开(公告)号：CN107112050A

公开(公告)日：2017-08-29

申请号：CN201680004513.7

申请日：2016-02-18

申请人： 赛普拉斯半导体公司

发明人： 波格丹·乔盖斯库 ,  克里斯堤涅·松特 ,  维贾伊·拉加万

IPC分类号： G11C14/00

CPC分类号： G11C16/08 ,  G11C7/18 ,  G11C8/08 ,  G11C16/12 ,  G11C16/14 ,  G11C16/24

摘要： 电路包括被耦合到非易失性存储器(NVM)单元的第一字线。第一路径包括第一逆变器和晶体管。晶体管被耦合到字线。第一路径被耦合以接收第一输入电压信号。第二路径至少包括被耦合到字线的晶体管。将第二路径的至少一部分嵌入在第一路径内。第二路径被耦合以接收第二输入电压信号。

公开(公告)号：CN101828232A

公开(公告)日：2010-09-08

申请号：CN200980000246.6

申请日：2009-09-18

申请人： 赛普拉斯半导体公司

发明人： 莱恩·希洛斯 ,  斐德列克·杰能 ,  维杰·司林尼瓦莎拉哈凡 ,  伊葛·葛兹尼索夫 ,  保罗·露丝 ,  克里斯堤涅·松特 ,  波丹·乔治克 ,  里奥那德·吉特兰 ,  詹姆士·迈尔斯

IPC分类号： G11C7/22

CPC分类号： G11C16/14 ,  G11C5/145 ,  G11C16/06 ,  G11C16/12 ,  G11C16/28 ,  G11C16/32

摘要： 在这里说明的实施例中，揭露了一种存储器架构，该存储器架构具有非易失性存储器单元的阵列与一对独立控制的电压泵。该对电压泵耦合以用于在程式化与抹除操作期间供应正负偏压给存储器阵列，如此一来正负偏压之量的总和会施加跨越于经存取存储器单元的储存节点上。

公开(公告)号：CN107735837A

公开(公告)日：2018-02-23

申请号：CN201680035643.7

申请日：2016-08-19

申请人： 赛普拉斯半导体公司

发明人： 克里斯堤涅·松特 ,  维贾伊·拉加万 ,  I·C·格莱汀娜里 ,  加里·彼得·莫斯卡鲁克 ,  罗杰·J·贝特曼 ,  维尼特·阿格拉瓦尔 ,  塞缪尔·莱什纳

IPC分类号： G11C11/34 ,  G11C16/06

CPC分类号： G11C7/22 ,  G11C5/145 ,  G11C5/148 ,  G11C8/08 ,  G11C16/0483 ,  G11C16/26 ,  G11C16/30 ,  G11C16/32

摘要： 公开了用于在待机操作状态下驱动非易失性存储器设备的系统和方法。待机检测电路检测非易失性存储器系统是否处于待机状态。响应于确定非易失性存储器系统处于待机状态，偏置控制电路向处于待机模式的非易失性存储器系统的驱动器提供偏置电流。

公开(公告)号：CN101828232B

公开(公告)日：2015-09-16

申请号：CN200980000246.6

申请日：2009-09-18

申请人： 赛普拉斯半导体公司

发明人： 莱恩·希洛斯 ,  斐德列克·杰能 ,  维杰·司林尼瓦莎拉哈凡 ,  伊葛·葛兹尼索夫 ,  保罗·露丝 ,  克里斯堤涅·松特 ,  波丹·乔治克 ,  里奥那德·吉特兰 ,  詹姆士·迈尔斯

IPC分类号： G11C7/22

CPC分类号： G11C16/14 ,  G11C5/145 ,  G11C16/06 ,  G11C16/12 ,  G11C16/28 ,  G11C16/32

摘要： 在这里说明的实施例中，揭露了一种存储器架构，该存储器架构具有非易失性存储器单元的阵列与一对独立控制的电压泵。该对电压泵耦合以用于在程式化与抹除操作期间供应正负偏压给存储器阵列，如此一来正负偏压之量的总和会施加跨越于经存取存储器单元的储存节点上。

公开(公告)号：CN107112050B

公开(公告)日：2018-12-25

申请号：CN201680004513.7

申请日：2016-02-18

申请人： 赛普拉斯半导体公司

发明人： 波格丹·乔盖斯库 ,  克里斯堤涅·松特 ,  维贾伊·拉加万

IPC分类号： G11C14/00

摘要： 电路包括被耦合到非易失性存储器(NVM)单元的第一字线。第一路径包括第一逆变器和晶体管。晶体管被耦合到字线。第一路径被耦合以接收第一输入电压信号。第二路径至少包括被耦合到字线的晶体管。将第二路径的至少一部分嵌入在第一路径内。第二路径被耦合以接收第二输入电压信号。

公开(公告)号：CN105761751A

公开(公告)日：2016-07-13

申请号：CN201610085541.8

申请日：2012-09-04

申请人： 赛普拉斯半导体公司

发明人： 赖安·T·希罗斯 ,  波格丹·乔盖斯库 ,  克里斯堤涅·松特 ,  阿希什·阿芒卡 ,  维贾伊·拉加万 ,  肖恩·马尔霍兰

IPC分类号： G11C16/04 ,  G11C16/06 ,  G11C16/30 ,  G11C16/34

摘要： 本发明提供了一种闪速存储器器件和系统。闪速存储器器件包括n?沟道金属氧化物半导体场效应晶体管(nMOSFET)、耦合到nMOSFET的硅?氧化物?氮化物?氧化物硅(SONOS)和耦合到nMOSFET和SONOS晶体管的被隔离的p?阱。闪速存储器系统包括被分为多个成对的扇区的存储器器件的阵列、耦合到所述多个扇区中的每一个的被配置为在擦除和编程操作期间向每个各自的扇区提供高电压的全局位线(GBL)、和被耦合在扇区各自的对之间的多个读出放大器。本发明还提供用于操作闪速存储器的方法。方法包括在擦除和编程操作期间经由GBL向成对的扇区提供高电压，以及在读取操作期间经由局部位线向每个存储器器件提供低电压。

公开(公告)号：CN103137196A

公开(公告)日：2013-06-05

申请号：CN201210323552.7

申请日：2012-09-04

申请人： 赛普拉斯半导体公司

发明人： 赖安·T·希罗斯 ,  波格丹·乔盖斯库 ,  克里斯堤涅·松特 ,  阿希什·阿芒卡 ,  维贾伊·拉加万 ,  肖恩·马尔霍兰

IPC分类号： G11C16/06 ,  G11C16/30

CPC分类号： G11C16/0466 ,  G11C16/06 ,  G11C16/30 ,  G11C16/3418 ,  H01L29/792

摘要： 本发明提供了一种闪速存储器器件和系统。一个闪速存储器器件包括n-沟道金属氧化物半导体场效应晶体管（nMOSFET）、耦合到nMOSFET的硅-氧化物-氮化物-氧化物硅（SONOS）和耦合到nMOSFET和SONOS晶体管的被隔离的p-阱。闪速存储器系统包括被分为多个成对的扇区的存储器器件的阵列、耦合到所述多个扇区中的每一个的被配置为在擦除和编程操作期间向每个各自的扇区提供高电压的全局位线（GBL）、和被耦合在扇区各自的对之间的多个读出放大器。本发明还提供用于操作闪速存储器的方法。一个方法包括在擦除和编程操作期间经由GBL向成对的扇区提供高电压，以及在读取操作期间经由局部位线向每个存储器器件提供低电压。

公开(公告)号：CN103135656A

公开(公告)日：2013-06-05

申请号：CN201210490770.X

申请日：2012-11-27

申请人： 赛普拉斯半导体公司

发明人： 克里斯堤涅·松特

IPC分类号： G05F3/26

摘要： 一种用于具有可编程温度斜率的电流的电路。公开了一种电流基准电路，其被配置成生成具有可编程温度斜率的基准电流。电流基准电路包括电阻器。电流基准电路包括带隙电压电路，其被配置成生成带隙电压并且耦合到电阻器。电流基准电路包括偏置电压电路，其被配置成生成极性可变的偏置电压并且耦合到带隙电压电路。带隙电压电路被配置成将极性可变的偏置电压添加到带隙电压，以生成通过电阻器的基准电流。

公开(公告)号：CN107735837B

公开(公告)日：2019-02-05

申请号：CN201680035643.7

申请日：2016-08-19

申请人： 赛普拉斯半导体公司

发明人： 克里斯堤涅·松特 ,  维贾伊·拉加万 ,  I·C·格莱汀娜里 ,  加里·彼得·莫斯卡鲁克 ,  罗杰·J·贝特曼 ,  维尼特·阿格拉瓦 ,  塞缪尔·莱什纳

IPC分类号： G11C11/34 ,  G11C16/06

摘要： 公开了用于在待机操作状态下驱动非易失性存储器设备的系统和方法。待机检测电路检测非易失性存储器系统是否处于待机状态。响应于确定非易失性存储器系统处于待机状态，偏置控制电路向处于待机模式的非易失性存储器系统的驱动器提供偏置电流。

公开(公告)号：CN103137196B

公开(公告)日：2016-03-09

申请号：CN201210323552.7

申请日：2012-09-04

申请人： 赛普拉斯半导体公司

发明人： 赖安·T·希罗斯 ,  波格丹·乔盖斯库 ,  克里斯堤涅·松特 ,  阿希什·阿芒卡 ,  维贾伊·拉加万 ,  肖恩·马尔霍兰

IPC分类号： G11C16/06 ,  G11C16/30

CPC分类号： G11C16/0466 ,  G11C16/06 ,  G11C16/30 ,  G11C16/3418 ,  H01L29/792

摘要： 本发明提供了一种闪速存储器器件和系统。一个闪速存储器器件包括n-沟道金属氧化物半导体场效应晶体管（nMOSFET）、耦合到nMOSFET的硅-氧化物-氮化物-氧化物硅（SONOS）和耦合到nMOSFET和SONOS晶体管的被隔离的p-阱。闪速存储器系统包括被分为多个成对的扇区的存储器器件的阵列、耦合到所述多个扇区中的每一个的被配置为在擦除和编程操作期间向每个各自的扇区提供高电压的全局位线（GBL）、和被耦合在扇区各自的对之间的多个读出放大器。本发明还提供用于操作闪速存储器的方法。一个方法包括在擦除和编程操作期间经由GBL向成对的扇区提供高电压，以及在读取操作期间经由局部位线向每个存储器器件提供低电压。