公开(公告)号：CN108665928A

公开(公告)日：2018-10-16

申请号：CN201710651392.1

申请日：2017-08-02

Applicant: 东芝存储器株式会社

Inventor： 伊达浩己

IPC: G11C16/08 ,  G11C16/30

CPC classification number: G11C16/3454 ,  G11C16/0408 ,  G11C16/0466 ,  G11C16/0483 ,  G11C16/08 ,  G11C16/10 ,  G11C16/14 ,  G11C16/26 ,  G11C16/30 ,  G11C16/344 ,  H01L27/11556 ,  H01L27/11582

Abstract: 本发明的实施方式提供一种能够提高动作可靠性的存储器装置及存储器系统。实施方式的存储器装置具备：第1存储单元，存储数据；第1字线，连接在第1存储单元；第1电路，对第1字线供给电压；第2电路，控制第1电路；以及定序器，控制第1电路及第2电路；在对第1存储单元写入数据的情况下，定序器判定是否满足条件，在判定为不满足条件的情况下，使第2电路产生第1电压，在判定为满足条件的情况下，使第2电路产生高于第1电压的第2电压，第1电路基于第1电压或第2电压，将低于第2电压的第3电压供给至第1字线。

公开(公告)号：CN105742287B

公开(公告)日：2018-07-27

申请号：CN201510323015.6

申请日：2015-06-12

Applicant: 旺宏电子股份有限公司

Inventor： 吕函庭

IPC: H01L27/11573 ,  H01L27/11582 ,  H01L29/792 ,  H01L27/1157 ,  H01L29/423

CPC classification number: H01L29/4234 ,  G11C16/0466 ,  G11C16/0483 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11582 ,  H01L29/792

Abstract: 本发明公开了种存储器元件,包括半导体本体、在半导体本体中的第终端、围绕于第终端的通道区域,以及围绕于通道区域的第二终端,半导体本体具有第导电类型,第终端具有第二导电类型,通道区域具有第导电类型,第二终端具有第二导电类型。连接器是与第终端接触,且可连接至上覆图案化导线中的位线。存储器材料是配置在通道区域之上,且可包括介电电荷储存结构。控制栅极围绕于第终端,且配置在存储器材料之上。导电线围绕于控制栅极,且与第二终端接触。控制栅极与导电线可为环形(ring shaped)。

公开(公告)号：CN105304635B

公开(公告)日：2018-07-27

申请号：CN201410658896.2

申请日：2014-11-18

Applicant: 旺宏电子股份有限公司

Inventor： 张逸鵬 ,  陈映仁

IPC: H01L27/02 ,  H01L29/40 ,  G11C16/04 ,  G11C16/08

CPC classification number: G11C16/08 ,  G11C16/0466 ,  H01L27/0251 ,  H01L29/402 ,  H01L29/404

Abstract: 本发明是有关于种晶体管装置及记忆装置及晶体管装置的制造方法。该晶体管装置包括跨置导体,晶体管具有栅极、通道及源极/漏极端,跨置导体设于源极/漏极端,电路连接于跨置导体,以施加偏压,此偏压对被捕捉于绝缘材料内的电荷产生补偿倾向。

公开(公告)号：CN108281168A

公开(公告)日：2018-07-13

申请号：CN201710133209.9

申请日：2017-03-08

Applicant: 东芝存储器株式会社

Inventor： 木村啓太

IPC: G11C16/06 ,  G11C16/10

CPC classification number: G11C16/10 ,  G11C11/5628 ,  G11C16/0466 ,  G11C16/0483 ,  G11C16/24 ,  G11C16/26 ,  G11C16/32 ,  G11C16/3459

Abstract: 本发明的实施方式提供一种能够提高写入的数据的可靠性的半导体存储装置。实施方式的半导体存储装置包含：第一及第二存储器单元；第一及第二选择晶体管，一端分别连接于第一及第二存储器单元；第一及第二位线，分别连接于第一及第二选择晶体管的另一端；及选择线，连接于第一及第二选择晶体管。写入动作包含第一及第二程序循环。在对字线施加编程脉冲的期间，对第一位线施加第一电压，对第二位线施加第二电压，对选择线施加第三电压。在对字线施加编程脉冲之前，对第二位线施加第二电压，对选择线施加第四电压。对选择线施加第四电压的长度为第二程序循环比第一程序循环长。

公开(公告)号：CN107665721A

公开(公告)日：2018-02-06

申请号：CN201710057877.8

申请日：2017-01-23

Applicant: 爱思开海力士有限公司

Inventor： 徐智贤

IPC: G11C16/08

CPC classification number: G11C16/3459 ,  G11C16/0466 ,  G11C16/0483 ,  G11C16/08 ,  G11C16/10 ,  G11C16/30 ,  H01L27/11568 ,  H01L27/11573 ,  H01L27/11582

Abstract: 本发明提供一种数据存储装置以及数据存储装置的操作方法。存储器装置包括：多个存储器单元，其沿着垂直于衬底的柱堆叠；外围电路，其被配置为编程和验证在存储器单元中联接至选择的字线的存储器单元；以及控制逻辑，其被配置为控制外围电路，使得当验证存储器单元时，根据选择的字线的位置来调整施加到未选择的字线的通过电压。

公开(公告)号：CN107258015A

公开(公告)日：2017-10-17

申请号：CN201680011934.2

申请日：2016-02-08

Applicant: 高通股份有限公司

Inventor： X·李 ,  X·陆 ,  X·陈 ,  Z·王

IPC: H01L27/112 ,  H01L29/423 ,  H01L29/792

CPC classification number: G11C16/10 ,  G11C16/0466 ,  G11C17/146 ,  G11C17/16 ,  G11C17/18 ,  H01L27/11206 ,  H01L29/42348 ,  H01L29/7923

Abstract: 根据本公开的一些示例的一种用于一次性可编程(OTP)存储器的半导体器件包括栅极、在该栅极下方的介电区、在该介电区下方且向一侧偏移的源极端子、在该介电区下方且向与该源极端子的相对侧偏移的漏极端子、该介电区中能够对该半导体器件进行编程的漏极侧电荷陷阱、以及该介电区中与该漏极侧电荷陷阱相对且能够对该半导体器件进行编程的源极侧电荷陷阱。

公开(公告)号：CN103680627B

公开(公告)日：2016-11-23

申请号：CN201310349438.6

申请日：2013-08-12

Applicant: 株式会社东芝

Inventor： 常盘直哉

IPC: G11C16/14 ,  G11C16/34

CPC classification number: G11C16/16 ,  G11C16/0466 ,  G11C16/0483 ,  G11C16/06 ,  G11C16/08 ,  G11C16/10 ,  G11C16/26 ,  G11C16/3445

Abstract: 本发明提供删除时间短的半导体存储装置。半导体存储装置包括多个存储部件。各存储部件包括在第1及第2端之间串联连接的第1晶体管(SDTr)、多个存储单元晶体管(MTr)和第2晶体管(SSTr)。多个存储部件的各个中，对应的存储单元晶体管的控制栅电极共同连接。位线(BL)与多个存储部件的第1端共同连接。源线(SL)与多个存储部件的第2端共同连接。读出放大器(3)接收使能信号(STBn)后，读出及放大位线上的电流或电压。在向指示多个存储单元部件的数据删除的信号转变为无效逻辑后的删除验证期间的控制栅电极施加删除验证用的电压的期间，使能信号2次以上为有效。

公开(公告)号：CN103392231B

公开(公告)日：2016-08-24

申请号：CN201180060565.3

申请日：2011-11-28

Applicant: 英特尔公司

Inventor： W·M·哈菲兹 ,  A·拉赫曼

IPC: H01L27/115 ,  H01L21/8247

CPC classification number: H01L29/792 ,  G11C16/0466 ,  H01L28/40 ,  H01L29/40117 ,  H01L29/4234 ,  H01L29/513 ,  H01L45/00

Abstract: 一种非易失性存储元件及形成所述存储元件的方法。该非易失性存储元件包括：第一电极，其包括具有第一功函数的第一材料；第二电极，其包括具有第二功函数的第二材料，所述第二功函数高于所述第一功函数；第一电介质，其设置在所述第一电极和所述第二电极之间，所述第一电介质具有第一带隙；第二电介质，其设置在所述第一电介质和所述第二电极之间，所述第二电介质具有比所述第一带隙宽的第二带隙并且被设置成使得在所述第一电介质中生成量子阱；以及第三电介质，其设置在所述第一电极和所述第一电介质之间，所述第三电介质比所述第二电介质薄并且具有比所述第一带隙宽的第三带隙。

公开(公告)号：CN105742287A

公开(公告)日：2016-07-06

申请号：CN201510323015.6

申请日：2015-06-12

Applicant: 旺宏电子股份有限公司

Inventor： 吕函庭

IPC: H01L27/115 ,  H01L29/423

CPC classification number: H01L29/4234 ,  G11C16/0466 ,  G11C16/0483 ,  H01L27/1157 ,  H01L27/11573 ,  H01L27/11582 ,  H01L29/792 ,  H01L29/4232

Abstract: 本发明公开了一种存储器元件，包括一半导体本体、在半导体本体中的一第一终端、围绕于第一终端的一通道区域，以及围绕于通道区域的一第二终端，半导体本体具有一第一导电类型，第一终端具有一第二导电类型，通道区域具有第一导电类型，第二终端具有第二导电类型。一连接器是与第一终端接触，且可连接至一上覆图案化导线中的一位线。存储器材料是配置在通道区域之上，且可包括一介电电荷储存结构。一控制栅极围绕于第一终端，且配置在存储器材料之上。一导电线围绕于控制栅极，且与第二终端接触。控制栅极与导电线可为环形(ring shaped)。

公开(公告)号：CN103137196B

公开(公告)日：2016-03-09

申请号：CN201210323552.7

申请日：2012-09-04

Applicant: 赛普拉斯半导体公司

Inventor： 赖安·T·希罗斯 ,  波格丹·乔盖斯库 ,  克里斯堤涅·松特 ,  阿希什·阿芒卡 ,  维贾伊·拉加万 ,  肖恩·马尔霍兰

IPC: G11C16/06 ,  G11C16/30

CPC classification number: G11C16/0466 ,  G11C16/06 ,  G11C16/30 ,  G11C16/3418 ,  H01L29/792

Abstract: 本发明提供了一种闪速存储器器件和系统。一个闪速存储器器件包括n-沟道金属氧化物半导体场效应晶体管（nMOSFET）、耦合到nMOSFET的硅-氧化物-氮化物-氧化物硅（SONOS）和耦合到nMOSFET和SONOS晶体管的被隔离的p-阱。闪速存储器系统包括被分为多个成对的扇区的存储器器件的阵列、耦合到所述多个扇区中的每一个的被配置为在擦除和编程操作期间向每个各自的扇区提供高电压的全局位线（GBL）、和被耦合在扇区各自的对之间的多个读出放大器。本发明还提供用于操作闪速存储器的方法。一个方法包括在擦除和编程操作期间经由GBL向成对的扇区提供高电压，以及在读取操作期间经由局部位线向每个存储器器件提供低电压。