-
公开(公告)号：CN109478136A
公开(公告)日：2019-03-15
申请号：CN201780043059.0
申请日：2017-06-14
申请人： 超威半导体公司 , ATI科技无限责任公司
发明人： 留比萨·巴季奇 , 迈克尔·曼托 , 赛义德·佐海布·M·吉拉尼 , 拉贾巴利·M·柯杜里
IPC分类号： G06F9/30
CPC分类号： G06F9/3012 , G06F9/30123 , G06F9/384 , G06F9/3851 , G06F9/3887 , G06F9/50
摘要： 描述使用虚拟向量寄存器文件的系统和方法。特别地，图形处理器包括逻辑单元、耦合到所述逻辑单元的虚拟向量寄存器文件、耦合到所述虚拟向量寄存器文件的向量寄存器后备存储，以及耦合到所述虚拟向量寄存器文件的虚拟向量寄存器文件控制器。所述虚拟向量寄存器文件包括深度N向量寄存器文件和深度M向量寄存器文件，其中N小于M。所述虚拟向量寄存器文件控制器至少取决于对某些向量寄存器的存取请求来执行所述深度N向量寄存器文件、所述深度M向量寄存器文件以及所述向量寄存器后备存储之间的回收和分配。
-
公开(公告)号：CN107977192B
公开(公告)日：2024-09-13
申请号：CN201610918142.5
申请日：2016-10-21
申请人： 超威半导体公司
IPC分类号： G06F7/544 , G06F1/3237
摘要： 本公开涉及一种用于在多个算术逻辑单元(ALU)中执行多精度计算的方法和设备，其包括使第一单指令/多数据(SIMD)块通道装置与第二SIMD块通道装置配对以产生在所述第一与第二通道装置之间具有单层级交错的第一块对。使第三SIMD块通道装置与第四SIMD块通道装置配对以产生在所述第三与第四通道装置之间具有单层级交错的第二块对。在所述第一块对和所述第二块对处接收多个源输入。所述第一块对计算第一结果，且所述第二块对计算第二结果。
-
公开(公告)号：CN108009976A
公开(公告)日：2018-05-08
申请号：CN201610953514.8
申请日：2016-10-27
申请人： 超威半导体公司
发明人： 陈家盛 , 安杰尔·E·索卡拉斯 , 迈克尔·曼托 , 邹云霄 , 何斌
IPC分类号： G06T1/20
CPC分类号： G06F15/8007 , G06F9/3001 , G06F9/30105 , G06F9/3012 , G06F9/30123 , G06F9/3828 , G06F9/3851 , G06F9/3887 , G06F9/3891 , G06F12/0875 , G06F12/0891 , G06F2212/604 , G06T1/20
摘要： 本发明公开了一种超级单指令多数据(SIMD)计算结构以及一种在所述超级SIMD中执行指令的方法。所述超级SIMD结构能够执行来自单线程或多线程的一个以上指令，并且包括：多个向量通用寄存器(VGPR)；第一算术逻辑单元(ALU)，所述第一ALU耦合到所述多个VGPR；第二ALU，所述第二ALU耦合到所述多个VGPR；以及目的地缓存(Do$)，其经由旁路和转发逻辑而耦合到所述第一ALU、所述第二ALU，且接收所述第一ALU和所述第二ALU的输出。所述Do$保存多个指令结果，以便扩展操作数旁路网络，从而节省读取和写入事务的电力。还公开了一种包括多个超级SIMD的计算单元(CU)和小CU。
-
公开(公告)号：CN107977192A
公开(公告)日：2018-05-01
申请号：CN201610918142.5
申请日：2016-10-21
申请人： 超威半导体公司
CPC分类号： G06F9/3887 , G06F9/30014 , G06F9/30036 , G06F9/3893 , G06F7/5443 , G06F1/3237
摘要： 本公开涉及一种用于在多个算术逻辑单元(ALU)中执行多精度计算的方法和设备，其包括使第一单指令/多数据(SIMD)块通道装置与第二SIMD块通道装置配对以产生在所述第一与第二通道装置之间具有单层级交错的第一块对。使第三SIMD块通道装置与第四SIMD块通道装置配对以产生在所述第三与第四通道装置之间具有单层级交错的第二块对。在所述第一块对和所述第二块对处接收多个源输入。所述第一块对计算第一结果，且所述第二块对计算第二结果。
-
-
-
搜索结果
4 条记录 (耗时 0.021 秒)