时钟占空比校准电路及方法
    1.
    发明公开

    公开(公告)号:CN117879542A

    公开(公告)日:2024-04-12

    申请号:CN202410051313.3

    申请日:2024-01-12

    IPC分类号: H03K3/017 H03M1/10

    摘要: 本发明提供一种时钟占空比校准电路及方法,时钟占空比校准电路包括占空比调节模块、驱动模块、占空比检测模块及占空比稳定检测模块,在占空比调节模块、驱动模块及占空比检测模块构成的占空比校准环路的基础上,增加了占空比稳定检测模块,基于占空比稳定检测模块,能有效检测占空比校准环路是否稳定,得到反馈控制信号,并根据反馈控制信号对占空比校准环路的带宽进行调节,若占空比校准环路稳定,则通过反馈控制信号降低占空比校准环路的带宽,进而提升占空比校准环路的校准精度和校准频率,若占空比校准环路未稳定,则不改变占空比校准环路的带宽,以使占空比校准环路仍保持较高带宽,并继续快速稳定。

    一种双环路电荷泵锁相环及其稳定性提升方法

    公开(公告)号:CN117674826A

    公开(公告)日:2024-03-08

    申请号:CN202311361486.7

    申请日:2023-10-19

    摘要: 本发明提供一种双环路电荷泵锁相环及其稳定性提升方法,该锁相环包括:鉴频鉴相器、电荷泵、环路滤波器、检测模块、环路控制开关、电压控制模块、积分器、压控振荡器及分频器,鉴频鉴相器比较输入信号和分频信号相位及频率以控制电荷泵的工作状态,根据电荷泵的充电电流或放电电流控制环路滤波器的滤波电压,通过检测模块对滤波电压进行检测,得到控制信号,根据控制信号控制环路控制开关、电压控制模块的工作状态,并调整细调谐电压和粗调谐电压,调节震荡信号及分频信号;其中,当充电电流或者放电电流异常时,双环路电荷泵锁相环的振荡,通过控制信号关断环路控制开关,切断双环路电荷泵锁相环,以提升双环路电荷泵锁相环的稳定性。

    一种双环路电荷泵锁相环及其控制方法

    公开(公告)号:CN118199628A

    公开(公告)日:2024-06-14

    申请号:CN202311361614.8

    申请日:2023-10-19

    摘要: 本发明提供一种双环路电荷泵锁相环及其控制方法,该锁相环包括:鉴频鉴相器、电荷泵、环路滤波器、检测模块、环路控制开关、电压控制模块、积分器、复位模块、压控振荡器及分频器,鉴频鉴相器比较输入信号和分频信号相位及频率以控制电荷泵的工作状态,根据电荷泵的充电电流或放电电流控制环路滤波器的滤波电压,通过检测模块对滤波电压进行检测,得到控制信号,根据控制信号控制环路控制开关、电压控制模块及积分器的工作状态,当充电电流或者放电电流异常时,双环路电荷泵锁相环发生振荡,通过控制信号关断环路控制开关,切断双环路电荷泵锁相环,并减小积分器的积分电容值,保证双环路电荷泵锁相环的稳定性并缩短其锁定时间。

    时钟吞脉冲电路及电子设备
    6.
    发明公开

    公开(公告)号:CN117559968A

    公开(公告)日:2024-02-13

    申请号:CN202311502454.4

    申请日:2023-11-13

    IPC分类号: H03K3/012 H03K3/0233 H03K3/78

    摘要: 本发明提供一种时钟吞脉冲电路及电子设备,时钟吞脉冲电路包括吞脉冲控制信号产生模块及吞脉冲模块,在吞脉冲模块中,对输入时钟信号进行两级反相处理,得到输出时钟信号,并在两级反相处理之间加入选择性上拉处理,选择性地将某一时段的电平拉高,再结合后级的反相处理,能有效消除吞掉输出时钟信号的部分脉冲;消除吞掉脉冲是结合上拉和反相实现的,不再是通过开关的直接关断以切断传输来实现的,基于上拉开关管的快速导通和反相器的整形作用,即使控制时钟信号的频率较高,输出时钟信号也不会产生毛刺;同时,时钟吞脉冲电路的整体拓扑结构及工作原理简单,这有效降低了高速时钟吞脉冲电路的设计难度。

    一种流水线ADC编码装置及编码方法

    公开(公告)号:CN118631251A

    公开(公告)日:2024-09-10

    申请号:CN202410494127.7

    申请日:2024-04-24

    IPC分类号: H03M1/10 H03M1/36

    摘要: 本申请公开了一种流水线ADC编码装置,包括:比较器电路,接差分输入信号,输出多个比较结果;第一编码电路,将多个比较结果进行两两与非运算,输出多个与非运算结果,并在时钟信号的控制下基于多个与非运算结果以及第一选择信号的电平高低输出第一信号或/和第二信号;编码控制电路,基于第一数字码中各信号的出现概率生成第二选择信号,以及接收第三信号与第四信号并根据第二选择信号的电平高低输出第一选择信号;第二编码电路,在多个开关管的开关控制下根据第一数字码输出第二数字码;本发明所提出的编码装置,不需要专门提供一个比较器失调电压校正模式,使得ADC在正常工作当中就能实现比较器失调电压的校正,简化了电路的工作时序。

    一种比较器电路
    8.
    发明公开

    公开(公告)号:CN118449523A

    公开(公告)日:2024-08-06

    申请号:CN202410702020.7

    申请日:2024-06-01

    IPC分类号: H03M1/34 H03K5/22

    摘要: 本申请提供一种比较器电路,包括:第一预放大级,其在所述比较状态下对所述输入信号进行放大以生成第一输出信号;第二预放大级,其根据所述第一输出信号进行复位状态和比较状态的切换,在比较状态下对所述第一输出信号进行放大以生成第二输出信号,并通过所述第一正反馈结构为所述第二输出信号提供正反馈;以及,锁存器级,在所述复位状态下,根据所述时钟信号将所述锁存器级的输出端复位至第二预设电平,在所述比较状态下,通过所述第二输出信号和所述时钟信号控制所述第二正反馈结构和所述第三正反馈结构开启以为所述输出端提供正反馈。本申请减少了时钟信号连接的晶体管数量,进而抑制了时钟信号抖动,可有效提高比较器的精度。

    一种成像信号采样电路及方法
    9.
    发明公开

    公开(公告)号:CN117979184A

    公开(公告)日:2024-05-03

    申请号:CN202410206531.X

    申请日:2024-02-26

    IPC分类号: H04N25/616 H04N25/71

    摘要: 本申请提供一种成像信号采样电路及方法,该电路包括:第一采样模块在N个第一采样信号、第二采样信号的控制下,对成像信号进行N次采样,得到2N个复位电压;第二采样模块在N个第三采样信号、第四采样信号的控制下,对成像信号进行N次采样,得到2N个信号电压;在成像信号的每个周期内,对成像信号进行采样时,通过复位信号控制放大模块进行复位操作,在采样后,对2N个复位电压和2N个信号电压先后进行2N‑1次差分放大处理,得到2N‑1个采样信号。一方面,通过两个采样模块对成像信号进行多次采样,增强电路抑制噪声的强度;另一方面,对多次采样得到的复位电压和信号电压依次进行放大处理,得到多个采样信号,通过多次平均降低输出信号的失调误差。