一种均衡器电路
    2.
    发明授权

    公开(公告)号:CN112272009B

    公开(公告)日:2023-09-05

    申请号:CN202011222942.6

    申请日:2020-11-05

    IPC分类号: H03D7/14

    摘要: 本发明提出一种均衡器电路,包括:均衡器;采样器,用于对所述均衡器的输出信号进行采样,获取四相位时钟采样信号;时钟恢复电路,用于根据所述四相位时钟采样信号获取自适应相位控制信号,并根据所述自适应相位控制信号恢复四相位时钟,输出至所述采样器,控制所述采样器的采样;均衡器自适应电路,用于根据所述自适应相位控制信号生成增益控制信号,并将所述增益控制信号输出至所述均衡器,调节所述均衡器的增益,本发明可调节带宽,较少均衡器自适应的计算量,降低复杂度,保证速度。

    模数转换器的校准方法
    3.
    发明公开

    公开(公告)号:CN115940951A

    公开(公告)日:2023-04-07

    申请号:CN202211737070.6

    申请日:2022-12-31

    IPC分类号: H03M1/10

    摘要: 本发明提供一种模数转换器的校准方法,所述方法包括步骤:对模数转换器进行初始性能测试及判断;若模数转换器的初始性能测试通过,则对模数转换器进行预修调及判断;若模数转换器的预修调通过,则对模数转换器进行误差提取,得到模数转换器中各级转换级的误差;根据各级转换级的误差,对模数转换器进行误差软修及测试;若模数转换器的误差软修测试通过,则根据各级转换级的误差,对模数转换器进行误差硬修及测试。对模数转换器进行误差提取时,提取得到模数转换器中各级转换级的误差,实现了模数转换器的多级、多误差提取;通过软修确认修调效果后再进行硬修固化误差补偿信息的方式,避免了修调失误,提升了修调成品率。

    一种比较器及模数转换器

    公开(公告)号:CN111884656A

    公开(公告)日:2020-11-03

    申请号:CN202010788486.5

    申请日:2020-08-07

    IPC分类号: H03M1/34

    摘要: 本发明提供了一种比较器及模数转换器,该比较器包括输入单元、负载单元、控制开关和调整单元,其中,输入单元的输入端接第一输入信号和第二输入信号,负载单元接输入单元,通过调整负载单元的增益调整对管的栅压来调整比较器的增益,调整单元接输入单元,根据控制开关的使能状态调整增益调整对管的栅压;本发明还提供了一种模数转换器,该比较器在失调消除状态下,增益较小,使得比较器的失调电压放大倍数小,在信号放大状态下,增益较大,使得比较器的输入差模信号放大倍数大,消除了比较器失调电压对比较器比较结果的影响,提升比较器速度,减小版图面积,明显消除了比较器的失调电压。

    适用于JESD204B协议标准的高速并串转换电路

    公开(公告)号:CN111865330A

    公开(公告)日:2020-10-30

    申请号:CN202010774991.4

    申请日:2020-08-05

    IPC分类号: H03M9/00

    摘要: 本发明公开了一种适用于JESD204B协议标准的高速并串转换电路,包括高速串行复接单元、两个第一复接单元、延时单元和第二复接单元,所述高速串行复接单元用于接收多路输入的并行数据,并通过并串转换将输入的多路并行数据转换为四路串行数据分别输出给两个第一复接单元,两个所述第一复接单元的输出端分别通过延时单元与第二复接单元电连接。本发明采用树形结构和串行结构结合的方式,将多比特的并行数据转化为串行数据,最高可将40bits的并行数据转化为1bit的串行数据,速率可高达10Gbps,提高了并行数据的处理能力,并大幅提高了输出串行数据的速率,实现高速数据的并串转换。

    时钟吞脉冲电路及电子设备
    7.
    发明公开

    公开(公告)号:CN117559968A

    公开(公告)日:2024-02-13

    申请号:CN202311502454.4

    申请日:2023-11-13

    IPC分类号: H03K3/012 H03K3/0233 H03K3/78

    摘要: 本发明提供一种时钟吞脉冲电路及电子设备,时钟吞脉冲电路包括吞脉冲控制信号产生模块及吞脉冲模块,在吞脉冲模块中,对输入时钟信号进行两级反相处理,得到输出时钟信号,并在两级反相处理之间加入选择性上拉处理,选择性地将某一时段的电平拉高,再结合后级的反相处理,能有效消除吞掉输出时钟信号的部分脉冲;消除吞掉脉冲是结合上拉和反相实现的,不再是通过开关的直接关断以切断传输来实现的,基于上拉开关管的快速导通和反相器的整形作用,即使控制时钟信号的频率较高,输出时钟信号也不会产生毛刺;同时,时钟吞脉冲电路的整体拓扑结构及工作原理简单,这有效降低了高速时钟吞脉冲电路的设计难度。

    接口电路及电子装置
    8.
    发明授权

    公开(公告)号:CN112152606B

    公开(公告)日:2023-12-26

    申请号:CN202011037631.2

    申请日:2020-09-28

    IPC分类号: H03K19/0185

    摘要: 本发明提供一种接口电路及电子装置,包括:可编程电流阵列,用于根据输入编码产生送往共模差模产生电路的第一电流、第二电流,及根据输入编码产生送往驱动偏置产生电路的第三电流、第四电流;共模差模产生电路,用于根据第一电流产生共模电压,及根据第二电流与共模电压产生高电平电压与低电平电压;驱动偏置产生电路,用于根据第三电流与第四电流模拟负载,结合所述负载、高电平电压与低电平电压产生偏置电压;输出驱动电路,用于将输入信号转换成共模电压和差模幅度都可配置的差分信号并输出。通过可编程电流阵列与共模差模产生电路两者之间的配合,使得输出的共模电压的大小与差模电压的幅度都可统一配置,满足了高性能集成电路的设计需求。

    模数转换器的校正方法
    9.
    发明公开

    公开(公告)号:CN115940950A

    公开(公告)日:2023-04-07

    申请号:CN202211735360.7

    申请日:2022-12-31

    IPC分类号: H03M1/10

    摘要: 本发明提供一种模数转换器的校正方法,所述方法包括步骤:提取模数转换器中各级转换级的增益误差和权重误差;根据增益误差和权重误差,对模数转换器进行第一校正;提取第一校正后的模数转换器中各级转换级的抖动误差;根据抖动误差,对模数转换器进行第二校正。本发明先后提取了各级转换级的增益误差、权重误差及抖动误差,再进行模数转换器的校正,校正后的精度更高,提取了每个转换级中每个量化单元的实际权重,提取了每个转换级的实际级间增益,提取了抖动的实际权重,并在输出中消除抖动权重的影响,提升了模数转换的信噪比。

    时钟数据恢复电路的数字控制电路及时钟数据恢复电路

    公开(公告)号:CN113141181B

    公开(公告)日:2022-06-14

    申请号:CN202010050239.5

    申请日:2020-01-17

    IPC分类号: H03L7/181

    摘要: 本发明提供一种时钟数据恢复电路的数字控制电路及时钟数据恢复电路,在时钟数据恢复的数字控制电路中,通过相位插值器输入时钟幅度调节控制模块,可调节相位插值器输入时钟的幅度,使其时钟幅度不小于预先设定的阈值电压,进而能调节控制相位插值器的线性度;通过输入数据共模电压偏移量调节控制模块调节输入数据的共模电压偏移量,解决了串行数据共模电压失调的问题,并优化了采样时钟的占空比;通过相位插值器检测控制模块能有效调节控制相位插值器输出时钟的相位,使其输出的采样时钟满足采样要求;通过与门结构的相位检测单元代替传统的异或门结构,简化了相位检测单元的结构,减小了电路的面积和功耗。