公开(公告)号：CN111403399B

公开(公告)日：2023-02-03

申请号：CN202010236735.X

申请日：2020-03-30

申请人： 长江存储科技有限责任公司

发明人： 张富山 ,  曾凡清 ,  周文斌 ,  王恩博 ,  阳涵 ,  董明 ,  张若芳

IPC分类号： H10B43/10 ,  H10B43/35 ,  H10B43/27

摘要： 本发明公开了一种三维存储器件及其制造方法，包括：衬底、堆叠层、在第一纵向贯穿该堆叠层的存储沟道阵列、栅线狭缝、阶梯触点阵列、以及位于该存储沟道阵列和阶梯触点阵列之间的交接区器件阵列，该栅线狭缝在平行于衬底的第一横向上延伸，其中，该交接区器件阵列包括多个器件，且沿第二横向包括：中间区域、以及位于中间区域两侧的第一边缘区域和第二边缘区域，该器件在中间区域的关键尺寸，小于第一边缘区域和第二边缘区域的关键尺寸，这样通过在第二横向将器件的关键尺寸设置成渐变，可以缓解边缘处的局部应力问题，同时避免通道蚀刻不完全的风险。

公开(公告)号：CN112259538B

公开(公告)日：2022-01-11

申请号：CN202011136209.2

申请日：2020-10-22

申请人： 长江存储科技有限责任公司

发明人： 张磊 ,  汤召辉 ,  周玉婷 ,  曾凡清 ,  董明

IPC分类号： H01L27/11519 ,  H01L27/11524 ,  H01L27/11551 ,  H01L27/11565 ,  H01L27/1157 ,  H01L27/11578

摘要： 本申请公开了一种半导体器件及其制作方法，半导体器件包括核心区和阶梯区，阶梯区具有顶部选择区和分区阶梯结构区；顶部选择区具有沿第一方向逐级延伸的第一阶梯组和沿第二方向逐级延伸的第二阶梯组，第二方向与第一方向垂直设置；分区阶梯结构区具有沿第二方向逐级延伸的第三阶梯组；第一阶梯组、第二阶梯组和第三阶梯组的阶梯级数相同，且同一级的阶梯的厚度相同；第一阶梯组中的阶梯与第二阶梯组中的阶梯一一对应连接，形成“L”形阶梯；第二阶梯组中的阶梯和第三阶梯组中的阶梯在所述第一方向上对齐设置。本申请可以在形成阶梯区时减少光掩模的数量，有利于简化半导体器件的制作工艺并节约生产成本。

公开(公告)号：CN111540743B

公开(公告)日：2021-08-13

申请号：CN202010332844.1

申请日：2020-04-24

申请人： 长江存储科技有限责任公司

发明人： 李思晢 ,  徐前兵 ,  张磊 ,  曾凡清 ,  高晶 ,  周文斌 ,  杨学鹏 ,  张富山 ,  阳涵

IPC分类号： H01L27/11519 ,  H01L27/11524 ,  H01L27/11556 ,  H01L27/11565 ,  H01L27/1157 ,  H01L27/11582

摘要： 本发明提供了一种三维存储器件及形成方法，器件包括：基底；由栅极层和隔离层交替层叠构成的堆叠结构，包括核心区和台阶区；栅线隙，其将堆叠结构分隔为多个存储块及指存储区；贯穿堆叠结构的沟道结构；选择栅，其在核心区与沟道结构相连接，在台阶区与选择栅字线接触结构相连接；将选择栅分隔为多个选择栅分区的选择栅隔离结构；选择栅分区与指存储区具有相同的延伸方向。本发明通过引入隔离结构将选择栅分隔为多个分区，得到了能够同时引入顶部选择栅隔离结构和底部选择栅隔离结构的3D NAND存储器，实现了对各个指存储区和存储串的精确控制，提升了器件性能。

公开(公告)号：CN111584461B

公开(公告)日：2021-04-27

申请号：CN202010457168.0

申请日：2020-05-26

申请人： 长江存储科技有限责任公司

发明人： 周玉婷 ,  张磊 ,  汤召辉 ,  曾凡清 ,  汪鑫

IPC分类号： H01L23/544 ,  H01L27/11551 ,  H01L27/11578

摘要： 本申请实施例公开了一种监控参照标记形成方法及监控参照标记、三维存储器，其中，所述方法应用于三维存储器的形成过程，包括：提供一半成品的半导体，所述半导体包括衬底和沉积在所述衬底上的叠层结构；通过所述三维存储器的顶部选择栅极沟槽的形成工艺，在所述叠层结构的顶部的特定位置形成监控参照标记；其中，所述监控参照标记内嵌于所述叠层结构的顶部；通过所述三维存储器的阶梯结构的形成工艺，对包含所述监控参照标记的所述叠层结构的顶部进行刻蚀，使得所述监控参照标记在所述叠层结构的顶部凸出。

公开(公告)号：CN111668231B

公开(公告)日：2021-03-30

申请号：CN202010466027.5

申请日：2020-05-28

申请人： 长江存储科技有限责任公司

发明人： 董明 ,  曾凡清

IPC分类号： H01L27/1157 ,  H01L27/11582

摘要： 一种3D NAND存储器及其形成方法，所述形成方法，包括提供半导体衬底，所述半导体衬底上形成有控制栅和隔离层交替层叠的堆叠结构，所述堆叠结构中形成有沿垂直方向贯穿堆叠结构的栅极隔槽；在栅极隔槽的侧壁和底部表面上形成多晶硅层；在所述多晶硅层的表面上形成无定型硅层，所述无定型硅层填充满所述栅极隔槽；进行退火，将所述无定型硅层转化为多晶硅层，在栅极隔槽中形成阵列共源极。该方法形成的阵列共源极的应力较小，防止了堆叠结构的弯曲或变形。

公开(公告)号：CN111540743A

公开(公告)日：2020-08-14

申请号：CN202010332844.1

申请日：2020-04-24

申请人： 长江存储科技有限责任公司

发明人： 李思晢 ,  徐前兵 ,  张磊 ,  曾凡清 ,  高晶 ,  周文斌 ,  杨学鹏 ,  张富山 ,  阳涵

IPC分类号： H01L27/11519 ,  H01L27/11524 ,  H01L27/11556 ,  H01L27/11565 ,  H01L27/1157 ,  H01L27/11582

摘要： 本发明提供了一种三维存储器件及形成方法，器件包括：基底；由栅极层和隔离层交替层叠构成的堆叠结构，包括核心区和台阶区；栅线隙，其将堆叠结构分隔为多个存储块及指存储区；贯穿堆叠结构的沟道结构；选择栅，其在核心区与沟道结构相连接，在台阶区与选择栅字线接触结构相连接；将选择栅分隔为多个选择栅分区的选择栅隔离结构；选择栅分区与指存储区具有相同的延伸方向。本发明通过引入隔离结构将选择栅分隔为多个分区，得到了能够同时引入顶部选择栅隔离结构和底部选择栅隔离结构的3D NAND存储器，实现了对各个指存储区和存储串的精确控制，提升了器件性能。

公开(公告)号：CN111403399A

公开(公告)日：2020-07-10

申请号：CN202010236735.X

申请日：2020-03-30

申请人： 长江存储科技有限责任公司

发明人： 张富山 ,  曾凡清 ,  周文斌 ,  王恩博 ,  阳涵 ,  董明 ,  张若芳

IPC分类号： H01L27/11565 ,  H01L27/1157 ,  H01L27/11582

摘要： 本发明公开了一种三维存储器件及其制造方法，包括：衬底、堆叠层、在第一纵向贯穿该堆叠层的存储沟道阵列、栅线狭缝、阶梯触点阵列、以及位于该存储沟道阵列和阶梯触点阵列之间的交接区器件阵列，该栅线狭缝在平行于衬底的第一横向上延伸，其中，该交接区器件阵列包括多个器件，且沿第二横向包括：中间区域、以及位于中间区域两侧的第一边缘区域和第二边缘区域，该器件在中间区域的关键尺寸，小于第一边缘区域和第二边缘区域的关键尺寸，这样通过在第二横向将器件的关键尺寸设置成渐变，可以缓解边缘处的局部应力问题，同时避免通道蚀刻不完全的风险。

公开(公告)号：CN111312713A

公开(公告)日：2020-06-19

申请号：CN202010140698.2

申请日：2020-03-03

申请人： 长江存储科技有限责任公司

发明人： 王恩博 ,  张富山 ,  阳涵 ,  曾凡清

IPC分类号： H01L27/11521 ,  H01L27/11526 ,  H01L27/11551 ,  H01L27/11568 ,  H01L27/11573 ,  H01L27/11578

摘要： 本发明提供一种三维存储器及其制备方法、及电子设备。制备方法包括：提供半导体器件，半导体器件包括栅线区、核心区、边缘区以及渐进区，其中渐进区位于核心区与边缘区之间，栅线区位于核心区、边缘区以及渐进区的外侧；在半导体器件上罩设第一掩膜，并以第一掩膜为掩膜刻蚀半导体器件以形成位于核心区的沟道孔和位于边缘区的接触孔，其中，第一掩膜的图案对应核心区和边缘区；在半导体器件上罩设第二掩膜，并以第二掩膜为掩膜刻蚀半导体器件以形成位于渐进区的渐进孔和位于栅线区的栅缝隙，其中，第二掩膜的图案对应栅线区和渐进区。本发明解决了在刻蚀沟道孔内的结构时，可能会影响渐进孔，破坏三维存储器的结构的技术问题。

公开(公告)号：CN110233153A

公开(公告)日：2019-09-13

申请号：CN201910552416.7

申请日：2019-06-19

申请人： 长江存储科技有限责任公司

发明人： 汤召辉 ,  张磊 ,  李思晢 ,  周玉婷 ,  董明 ,  曾凡清

IPC分类号： H01L27/1157 ,  H01L27/11582

摘要： 本申请公开了一种3D存储器件及其制造方法。该制造方法包括：在叠层结构上形成第一缓冲层；在第一缓冲层上形成至少一组牺牲叠层，每组牺牲叠层包括第一掩模层和位于第一掩模层上的第二缓冲层；在牺牲叠层上形成第二掩模层；形成覆盖第二掩模层与切割区的填充层；对填充层进行退火处理；研磨填充层，并停止于第二掩模层；去除第二掩模层以暴露牺牲叠层；同时研磨第二缓冲层和部分填充层，并停止于第一掩膜层；去除第一掩膜层；以及研磨填充层，并停止于第一缓冲层。通过该制造方法不但修复了因退火步骤导致的器件区与切割区的高度差，而且修复了由于填充层沉积不均匀的而导致的高度差，使得3D存储器件的表面更加平坦。

公开(公告)号：CN111403389B

公开(公告)日：2023-05-12

申请号：CN202010190575.X

申请日：2020-03-18

申请人： 长江存储科技有限责任公司

发明人： 李思晢 ,  张磊 ,  高晶 ,  曾凡清 ,  周文斌

IPC分类号： H10B41/10 ,  H10B41/35 ,  H10B41/27 ,  H10B43/10 ,  H10B43/35 ,  H10B43/27

摘要： 本发明提供了一种三维存储器件结构及形成方法，所述形成方法的特征在于：在基底上形成有多个存储堆叠结构，相邻的所述存储堆叠结构之间通过设置切割道进行分隔，在所述切割道中形成有虚设图形结构，光刻对准图形形成于所述虚设图形结构与所述存储堆叠结构之间。本发明在三维存储器件结构的形成过程中，通过在切割道中引入虚设图形结构，将光刻对准图形形成于所述虚设图形结构与所述存储堆叠结构之间，使所述光刻对准图形不会因热处理等工艺过程的应力影响而产生偏移，确保光刻工艺的对准精度。