-
公开(公告)号：CN114242657A
公开(公告)日：2022-03-25
申请号：CN202111385900.9
申请日：2021-11-22
申请人： 长江存储科技有限责任公司
IPC分类号： H01L21/8238
摘要： 本申请公开了一种半导体结构的形成方法及CMOS器件的制作方法，所述半导体结构的形成方法包括：提供包括高压器件区和低压器件区的衬底；高压器件区包括形成在衬底内的隔离结构、以及形成在衬底上的栅氧化层和掩膜层；低压器件区包括形成在衬底内的隔离结构、以及形成在衬底上的衬垫氧化层和掩膜层；在高压器件区的掩膜层上形成保护层；保护层包括多晶硅层和介质层；采用Certas刻蚀工艺回刻蚀部分低压器件区的隔离结构；去除高压器件区的保护层。本申请提供的形成方法，通过在高压器件区上形成保护层，以避免在采用Certas刻蚀工艺回刻蚀低压器件区的隔离结构时，对高压器件区的掩膜层及栅氧化层造成损伤，从而保证高压器件区的栅氧化层的质量。
-
公开(公告)号：CN112687524A
公开(公告)日：2021-04-20
申请号：CN202011564660.4
申请日：2020-12-25
申请人： 长江存储科技有限责任公司
IPC分类号： H01L21/02 , H01L27/11524 , H01L27/11556 , H01L27/1157 , H01L27/11582
摘要： 本发明提供了一种晶圆弯曲度调整方法，包括：提供待处理晶圆；其中，所述待处理晶圆在第一区域的弯曲程度与所述待处理晶圆其它区域的弯曲程度不同；在所述待处理晶圆上形成第一材料层；至少对所述第一材料层对应所述第一区域的部分进行离子注入处理；在离子注入处理后，对第一材料层进行氧化处理，以在所述待处理晶圆表面形成对应所述第一区域与其它区域厚度分布不同的第二材料层。
-
公开(公告)号：CN110620078A
公开(公告)日：2019-12-27
申请号：CN201910872707.4
申请日：2019-09-16
申请人： 长江存储科技有限责任公司
IPC分类号： H01L21/768 , H01L27/11551 , H01L27/11578
摘要： 本发明涉及半导体技术领域，提供了一种提高沟道孔内阻挡氧化层生成方法。方法包括在沟道孔内沉积氮化硅；向反应室内通入生成阻挡氧化层的氧化反应气体，并通过预设的进气参数向反应室通入惰性气体；反应预设时间后得到所述形成在所述沟道孔内的阻挡氧化层。本发明通过引入惰性气体，带动所述氧化反应气体(具体指代氧基)能够更多的抵达沟道孔的底部，从而使得最总生成的沟道孔内的阻挡氧化层的均匀性得到较大的改善。
-
公开(公告)号：CN115332265A
公开(公告)日：2022-11-11
申请号：CN202211137593.7
申请日：2022-09-19
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/11568 , H01L27/1157 , H01L27/11582 , H01L27/11521 , H01L27/11524 , H01L27/11556 , H01L21/268
摘要： 本申请提供了一种三维存储器及其制备方法、存储系统、电子设备，涉及半导体芯片技术领域，用于解决三维存储器中沟道结构凸出叠层结构的部分容易出现倾倒或坍塌的问题。三维存储器的制备方法包括：提供三维阵列结构；三维阵列结构包括衬底，及设置在所述衬底一侧的叠层结构；形成贯穿叠层结构并延伸至衬底内的多个沟道结构，沟道结构的延伸至所述衬底内的部分为目标部分，沟道结构包括存储功能层和沟道层；去除衬底，暴露沟道结构的目标部分；对目标部分的沟道层进行第一次镭射处理；刻蚀目标部分的存储功能层，以暴露沟道层；形成源极层，源极层与暴露的沟道层接触。上述三维存储器的制备方法用于实现数据的读取和写入操作。
-
公开(公告)号：CN114899192A
公开(公告)日：2022-08-12
申请号：CN202210516898.2
申请日：2022-05-12
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/11582 , H01L21/02
摘要： 本申请的实施方式提供了一种三维存储器及其制备方法。该制备方法包括：在贯穿堆叠结构的沟道孔的内壁上形成氮化硅层；对氮化硅层的远离沟道孔的内壁的第一部分进行第一氧化处理；以及对氮化硅层进行第二氧化处理。通过上述方法，简化了工艺操作、节省了工艺成本，同时还可使最后形成的氧化硅层具有较好的薄膜均匀性和薄膜质量。
-
公开(公告)号：CN112071858A
公开(公告)日：2020-12-11
申请号：CN202010916254.3
申请日：2020-09-03
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/1157 , H01L27/11582
摘要： 本申请提供一种三维存储器及其制备方法。包括：提供半导体结构，其中，所述半导体结构包括衬底和形成于所述衬底的表面的叠层结构；在所述叠层结构内形成贯穿所述叠层结构的沟道孔；在所述沟道孔内依次形成存储器层、种子层和原始沟道层；以及进行退火，以使所述原始沟道层形成沟道层。本申请的技术方案解决了现有技术中为保证沟道孔内最后形成的沟道层的缺陷较少，需要较长时间的退火处理，易导致工艺和物料成本的增加，不适于大规模的量产的问题。
-
公开(公告)号：CN111769117A
公开(公告)日：2020-10-13
申请号：CN202010601483.6
申请日：2020-06-28
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/11568 , H01L27/11582
摘要： 本申请实施例公开了一种三维存储器及其制造方法，所述方法包括：提供半导体结构，所述半导体结构包括半导体衬底、位于所述半导体衬底上的牺牲层、位于所述牺牲层上的叠层结构及贯穿所述叠层结构和所述牺牲层的沟道孔；所述沟道孔内形成有沟道层，所述沟道层具有沿平行所述半导体衬底的方向上与所述牺牲层相对应的部分；形成贯穿所述叠层结构而到达所述牺牲层的栅极线槽；通过所述栅极线槽去除所述牺牲层，露出所述沟道层的所述部分的侧壁及所述半导体衬底的上表面；通过选择性外延生长工艺在露出的所述沟道层的所述侧壁和所述半导体衬底的所述上表面上形成锗硅外延层。
-
公开(公告)号：CN112071858B
公开(公告)日：2024-05-24
申请号：CN202010916254.3
申请日：2020-09-03
申请人： 长江存储科技有限责任公司
摘要： 本申请提供一种三维存储器及其制备方法。包括：提供半导体结构，其中，所述半导体结构包括衬底和形成于所述衬底的表面的叠层结构；在所述叠层结构内形成贯穿所述叠层结构的沟道孔；在所述沟道孔内依次形成存储器层、种子层和原始沟道层；以及进行退火，以使所述原始沟道层形成沟道层。本申请的技术方案解决了现有技术中为保证沟道孔内最后形成的沟道层的缺陷较少，需要较长时间的退火处理，易导致工艺和物料成本的增加，不适于大规模的量产的问题。
-
公开(公告)号：CN113643995B
公开(公告)日：2024-05-14
申请号：CN202110825374.7
申请日：2021-07-21
申请人： 长江存储科技有限责任公司
IPC分类号： H01L21/66 , H01L21/265
摘要： 本申请公开了一种检测方法和装置，其中，所述方法包括：将测试晶圆放置到离子注入机台中，对所述测试晶圆进行离子注入；在所述离子注入后，获取所述测试晶圆的彩色图像；根据所述测试晶圆的彩色图像，判断所述测试晶圆的离子注入情况。本申请提供的一种检测方法通过获取测试晶圆的彩色图像，并基于彩色图像反映出的颜色特征，能够准确地判断出测试晶圆的离子注入情况是否正常，操作简单，提高了检测效率，并且可以做到及时预警，避免由于检测不及时，造成测试晶圆的永久损坏，提高了产品良率。
-
公开(公告)号：CN114628400A
公开(公告)日：2022-06-14
申请号：CN202210241509.X
申请日：2022-03-11
申请人： 长江存储科技有限责任公司
IPC分类号： H01L27/1157 , H01L27/11582
摘要： 本发明涉及一种三维存储器及其形成方法。三维存储器的形成方法包括如下步骤：提供衬底；形成位于衬底上方的第一牺牲层、位于第一牺牲层上方的堆叠层、以及至少贯穿堆叠层和第一牺牲层的沟道孔；形成第二牺牲层于沟道孔的底部，使得第二牺牲层的顶面位于衬底的顶面之上且位于第一牺牲层的顶面之下、第二牺牲层的底面位于衬底的顶面之下；形成存储结构于沟道孔内的第二牺牲层之上；去除衬底和第二牺牲层；去除部分存储结构和部分的第一牺牲层，残留的第一牺牲层形成隔离层；形成覆盖隔离层、并与存储结构电连接的半导体层。本发明简化了三维存储器的制程工艺，降低了三维存储器的制造成本，且提高了存储结构深度的均匀性。
-
-
-
-
-
-
-
-
-
搜索结果
37 条记录 (耗时 0.057 秒)