-
公开(公告)号：CN110970350A
公开(公告)日：2020-04-07
申请号：CN201811142748.X
申请日：2018-09-28
申请人： 长鑫存储技术有限公司
IPC分类号： H01L21/768 , H01L23/532
摘要： 本发明提供了一种包含α-Ta层的扩散阻挡层的制备方法，首先对介质层表面进行含氮等离子体处理以使其表层形成含氮离子层，然后沉积Ta使含氮离子层形成非晶TaN层，继续沉积Ta，在非晶TaN层上形成α-Ta层。本发明还提供了一种铜互连的形成方法以及一种复合的扩散阻挡层。本发明的制备方法形成的扩散阻挡层包括非晶TaN层以及低阻值的α-Ta层，α相的Ta层能明显降低阻挡层的电阻值。本发明的制备方法以及铜互连方法可直接利用现有的装置，工艺简单，便于操作，易于工业化推广。
-
公开(公告)号：CN110957261A
公开(公告)日：2020-04-03
申请号：CN201811122625.X
申请日：2018-09-26
申请人： 长鑫存储技术有限公司
IPC分类号： H01L21/768 , H01L21/02
摘要： 本发明一实施方式提供了一种半导体器件互连结构阻挡层的制备方法，包括如下步骤：提供一包含介电层的半导体器件；通过蚀刻在所述介电层上开设沟槽，并对所述介电层进行湿式清洗处理；对湿式清洗处理后的所述介电层进行热处理；以及在热处理后的所述介电层上形成阻挡层，使得所述阻挡层覆盖所述介电层及所述沟槽的底面、侧壁；其中，所述湿式清洗处理步骤与所述形成阻挡层步骤的时间间隔在12小时以内。本发明一实施方式的制备方法，可有效抑制半导体器件中的铜迁移。
-
公开(公告)号：CN111411342B
公开(公告)日：2023-02-17
申请号：CN201910011755.4
申请日：2019-01-07
申请人： 长鑫存储技术有限公司
摘要： 本公开提供一种薄膜沉积设备及薄膜沉积设备的控制方法，涉及半导体技术领域。所述薄膜沉积设备包括控制机台及正对设置的衬底承载装置和靶材承载装置，所述控制方法包括根据靶材消耗值与补偿参数的对应关系确定所述补偿参数；在薄膜沉积过程中，所述控制机台根据所述补偿参数对所述控制机台的预设工作参数进行实时补偿，以得到目标工作参数；所述预设工作参数至少包括靶材功率、靶材电压、靶材沉积时间以及所述衬底承载装置和所述靶材承载装置间距中至少一个。本公开的薄膜沉积设备及薄膜沉积设备的控制方法可在预设时间内保证薄膜的厚度，提高产品质量。
-
公开(公告)号：CN110957261B
公开(公告)日：2022-11-01
申请号：CN201811122625.X
申请日：2018-09-26
申请人： 长鑫存储技术有限公司
IPC分类号： H01L21/768 , H01L21/02
摘要： 本发明一实施方式提供了一种半导体器件互连结构阻挡层的制备方法，包括如下步骤：提供一包含介电层的半导体器件；通过蚀刻在所述介电层上开设沟槽，并对所述介电层进行湿式清洗处理；对湿式清洗处理后的所述介电层进行热处理；以及在热处理后的所述介电层上形成阻挡层，使得所述阻挡层覆盖所述介电层及所述沟槽的底面、侧壁；其中，所述湿式清洗处理步骤与所述形成阻挡层步骤的时间间隔在12小时以内。本发明一实施方式的制备方法，可有效抑制半导体器件中的铜迁移。
-
公开(公告)号：CN115188710A
公开(公告)日：2022-10-14
申请号：CN202210795080.9
申请日：2022-07-07
申请人： 长鑫存储技术有限公司
IPC分类号： H01L21/768 , H01L23/538
摘要： 本公开提供了一种接触结构及其制作方法。该制作方法包括以下步骤：在衬底上形成绝缘介质层；形成贯穿绝缘介质层的接触孔，接触孔包括连通的第一孔段和第二孔段，第一孔段贯穿至衬底，第二孔段位于第一孔段远离衬底的一侧，且第一孔段在衬底上具有第一正投影，第二孔段在衬底上具有第二正投影，第二正投影位于第一正投影中；在接触孔中形成导电插塞，从而使得接触孔的底部能够具有相比于上部更大的容纳尺寸，使得在上述接触孔中形成的导电插塞能够与衬底具有较大的接触面积，进而降低了导电插塞的接触电阻。
-
公开(公告)号：CN112864085A
公开(公告)日：2021-05-28
申请号：CN201911190707.2
申请日：2019-11-28
申请人： 长鑫存储技术有限公司
发明人： 何丹丹
IPC分类号： H01L21/74
摘要： 本发明涉及一种半导体器件的制备方法，半导体器件的制备方法包括：提供一衬底和位于衬底表面的介质层，介质层具有开口，开口显露出衬底，显露的衬底的表面形成有第一氧化层；去除第一氧化层；于显露的衬底表面形成接触层，接触层的表面形成有第二氧化层；去除第二氧化层；于开口内填充互连材料层。上述半导体器件的制备方法，于显露的衬底表面形成接触层来降低接触电阻，而且去除显露的衬底表面生成的第一氧化层和接触层表面生成的第二氧化层，防止由于第一氧化层和第二氧化层存在导致接触电阻增大，避免出现断路，使得器件良率提升。
-
公开(公告)号：CN113130636B
公开(公告)日：2022-06-17
申请号：CN202110406661.4
申请日：2021-04-15
申请人： 长鑫存储技术有限公司
发明人： 何丹丹
摘要： 本申请提供一种半导体器件的制造方法及其半导体器件。该方法包括提供衬底；于衬底上形成第一导电材料层；对第一导电材料层进行等离子体处理，以形成第一导电层；于第一导电层上依次形成第二导电层、第一阻挡层、第三导电层和第四导电层；于第四导电层上形成介质层，同时，第一导电层与第二导电层交接处形成欧姆接触层；构成初始位线结构；在第一导电层的侧壁形成第二阻挡层，在欧姆接触层的侧壁形成第三阻挡层，第二阻挡层和第三阻挡层用于防止欧姆接触层中的金属析出；形成位线侧壁保护层以覆盖位线结构的表面。本申请可以解决半导体器件的欧姆接触容易析出金属的问题，提高了半导体器件的导电性能。
-
公开(公告)号：CN110942984B
公开(公告)日：2022-04-01
申请号：CN201811120092.1
申请日：2018-09-25
申请人： 长鑫存储技术有限公司
IPC分类号： H01L21/285
摘要： 本发明提供了一种硅化钴膜的制备方法，首先对硅衬底进行惰性气体等离子体处理以获得表面非晶化的衬底，然后于高温条件下在衬底上沉积钴形成膜层，接着将所形成的膜层于高温条件下进行一次快速退火工艺即制得所述硅化钴膜。相对于常规制程，本发明的制备方法极大简化了工艺流程、显著降低了制造成本，而且也克服了硅化钴膜制备过程中常见的氧化问题，在半导体器件的制造领域具有非常重要的应用价值。
-
公开(公告)号：CN111211065A
公开(公告)日：2020-05-29
申请号：CN201811394763.3
申请日：2018-11-22
申请人： 长鑫存储技术有限公司
IPC分类号： H01L21/67
摘要： 本发明提供一种半导体生产设备的清洗方法及半导体工艺方法，半导体生产设备包括反应腔室，反应腔室的内壁沉积有污染物，清洗方法包括：于反应腔室的底部设置挡片晶圆；于反应腔室中通入等离子体，等离子体与污染物进行化学反应生成气体及固体颗粒，固体颗粒沉积于挡片晶圆表面，气体随等离子体的排出口排出。通过本发明的清洗方法可以有效降低反应腔室内壁上黏附的微尘粉粒(污染物)剥落至晶圆表面所导致的缺陷，由此提高产品的良率，降低机台维护周期及降低生产成本。
-
公开(公告)号：CN110970349A
公开(公告)日：2020-04-07
申请号：CN201811142728.2
申请日：2018-09-28
申请人： 长鑫存储技术有限公司
IPC分类号： H01L21/768 , H01L23/538
摘要： 本发明提供了一种包含α-Ta层的扩散阻挡层的制备方法，首先形成TaN层，并对TaN层进行惰性气体等离子体处理，然后在经惰性气体等离子体处理后的TaN层表面沉积Ta形成α-Ta层。本发明还提供了一种铜互连的形成方法以及一种复合的扩散阻挡层。本发明的制备方法形成的扩散阻挡层包括TaN层以及低阻值的α-Ta层，α相的Ta层能明显降低阻挡层的电阻值。本发明的制备方法以及铜互连方法可直接利用现有的装置，工艺简单，便于操作，易于工业化推广。
-
-
-
-
-
-
-
-
-
搜索结果
17 条记录 (耗时 0.033 秒)
