公开(公告)号：CN119317099A

公开(公告)日：2025-01-14

申请号：CN202310828778.0

申请日：2023-07-06

Applicant: 长鑫存储技术有限公司

Inventor： 唐怡

IPC: H10B12/00

Abstract: 本公开涉及一种存储单元、存储器及其制备方法。在该存储单元中，半导体层呈封闭环形；半导体层的环内区域包括在第一方向上绝缘隔离的第一区域和第二区域。半导体层包括：环绕第一区域部分边界的第一半导体部，以及环绕第二区域部分边界的第二半导体部。第一栅极位于第一区域内。两个第二栅极分别位于第一半导体部背离第一栅极且在第二方向上相对的两侧；第二方向和第一方向相交。接触电极保形覆盖第二半导体部的内侧壁。第一电极位于第二区域内，并与接触电极绝缘。第二电极位于第二半导体部沿第一方向和第二方向背离第一电极的外侧，并与第二半导体部相绝缘。本公开利于提升存储器的存储密度、存储容量以及存储器的电学性能及可靠性。

公开(公告)号：CN119155988A

公开(公告)日：2024-12-17

申请号：CN202310675049.6

申请日：2023-06-07

Applicant: 长鑫存储技术有限公司

Inventor： 唐怡

IPC: H10B12/00 ,  G11C11/4063

Abstract: 本公开涉及一种存储单元、存储器及其制备方法。所述存储单元，包括写晶体管和读晶体管。写晶体管包括：第一栅极、第一源极、第一漏极以及位于第一源极和第一漏极之间的沟道体；其中，第一栅极与写字线相连接，第一源极与源极线相连接，第一漏极与写位线相连接。读晶体管包括：第二栅极、第二源极和第二漏极；第二栅极与读字线相连接，第二漏极与读位线相连接，第二源极与写晶体管的所述沟道体相耦接。本公开可以提高存储单元的传感裕度和数据保持功能，从而提升存储器的存储性能。

公开(公告)号：CN118382287A

公开(公告)日：2024-07-23

申请号：CN202310070349.1

申请日：2023-01-13

Applicant: 长鑫存储技术有限公司

Inventor： 唐怡

IPC: H10B12/00

Abstract: 本公开实施例提供一种半导体结构及其制备方法，包括：提供基底，基底包括半导体柱及第一隔离柱，半导体柱沿第一方向延伸，且多个半导体柱沿第二方向及第三方向阵列排布，第一隔离柱沿第三方向延伸，且多条第一隔离柱沿第二方向排布，每一第一隔离柱贯穿沿第三方向排布的一列半导体柱，且半导体柱包围第一隔离柱的侧面；去除部分第一隔离柱以形成第一贯穿孔，第一贯穿孔沿第三方向延伸，且第一贯穿孔相对的两侧壁暴露出半导体柱；在第一贯穿孔内形成字线结构。该制备方法利用第一隔离柱作为占位结构，在去除第一隔离柱后再形成字线结构，能够有效控制字线结构的轮廓形状，提高了半导体结构的可靠性。

公开(公告)号：CN118102706A

公开(公告)日：2024-05-28

申请号：CN202211457906.7

申请日：2022-11-21

Applicant: 长鑫存储技术有限公司

Inventor： 唐怡

IPC: H10B12/00

Abstract: 一种半导体结构及其形成方法，形成方法包括，提供半导体衬底，其上形成有堆叠结构，堆叠结构包括在竖直方向上交替层叠的牺牲层和半导体层，且包括沿第一方向依次排布的第一有源区、沟道区域和第二有源区；去除沟道区域的牺牲层，以形成空腔，暴露出沟道区域的半导体层的表面；在沟道区域的半导体层的表面上形成沿第二方向延伸的字线结构；在第一有源区和所述第二有源区形成多个第一开口，所述第一开口沿所述竖直方向贯穿所述堆叠结构，且第一开口的侧面暴露出所述沟道区域中所述半导体层的部分侧面；沿多个第一开口刻蚀断开所述沟道区域的所述半导体层，形成沿第二方向排布的多个分立的沟道区。本公开方法减小了字线结构的形成的难度。

公开(公告)号：CN118055611A

公开(公告)日：2024-05-17

申请号：CN202211358475.9

申请日：2022-11-01

Applicant: 长鑫存储技术有限公司

Inventor： 唐怡

IPC: H10B12/00

Abstract: 本公开实施例公开了一种半导体结构、半导体结构的形成方法及存储器。其中，半导体结构包括：多个存储单元结构；每个存储单元结构包括：源极结构、n个沟道结构、n个漏极结构和n+1个栅极结构；n大于等于2。每个沟道结构沿第一方向延伸；源极结构沿第二方向延伸；第一方向相交于第二方向。每个栅极结构和每个沟道结构沿第二方向交替排布；沿第二方向，每个沟道结构位于相邻的两个栅极结构之间。本公开实施例能够提高整体性能，降低成本。

公开(公告)号：CN117979685A

公开(公告)日：2024-05-03

申请号：CN202211282612.5

申请日：2022-10-19

Applicant: 长鑫存储技术有限公司

Inventor： 唐怡

IPC: H10B12/00

Abstract: 本公开涉及一种半导体结构及其形成方法。所述半导体结构包括：衬底；堆叠结构，堆叠结构包括沿第一方向间隔排布的多个存储层，存储层包括沿第二方向间隔排布的多个存储单元；多条信号线，沿第一方向间隔排布，信号线沿第二方向延伸且与存储层中的多个存储单元电连接；多个着陆垫，着陆垫沿第三方向凸出设置于信号线且与信号线电连接，与相邻的两条信号线电连接的两个着陆垫在第二方向上间隔设置；多条引线，引线沿第一方向延伸，且多条引线分别位于多个着陆垫上。本公开减小了相邻引线之间的电容耦合效应，实现半导体结构中RC延迟最小化和电容密度最大化。

公开(公告)号：CN117794231A

公开(公告)日：2024-03-29

申请号：CN202211144822.8

申请日：2022-09-20

Applicant: 长鑫存储技术有限公司

Inventor： 唐怡

IPC: H10B12/00 ,  H01L29/78 ,  H01L29/10

Abstract: 本公开实施例提供一种半导体结构及其形成方法，其中，所述半导体结构包括：衬底；位于所述衬底表面、且沿第一方向和第三方向阵列排布的存储单元；所述存储单元至少包括沿第二方向排布的沟道结构和漏极；所述沟道结构包括第一沟道区和第二沟道区；所述沟道结构的主体材料的电子迁移率大于所述漏极的主体材料的电子迁移率；所述第二沟道区与所述漏极相接，且所述第二沟道区的尺寸小于或者等于所述第一沟道区的尺寸。

公开(公告)号：CN117790564A

公开(公告)日：2024-03-29

申请号：CN202211139699.0

申请日：2022-09-19

Applicant: 长鑫存储技术有限公司

Inventor： 唐怡

IPC: H01L29/78 ,  H01L21/336 ,  H10B12/00

Abstract: 本公开实施例提供一种晶体管、半导体结构、存储器及半导体结构的形成方法、存储器的形成方法。其中，晶体管包括：源极结构、沟道、漏极结构以及栅极结构；其中，沟道沿第一方向依次具有相对设置的第一端面和第二端面；源极结构从第一端面沿第二方向延伸，且源极结构沿第一方向依次具有相对设置的第三端面和第四端面，第四端面与第一端面连接；漏极结构从第二端面沿第二方向的反方向延伸，且漏极结构沿第一方向依次具有相对设置的第五端面和第六端面，第五端面与第二端面连接，第二方向与第一方向相交；栅极结构环绕沟道、并与第四端面和第五端面连接。

公开(公告)号：CN117558744A

公开(公告)日：2024-02-13

申请号：CN202210925480.7

申请日：2022-08-03

Applicant: 长鑫存储技术有限公司

Inventor： 唐怡 ,  肖剑锋

IPC: H01L29/08 ,  H01L29/06 ,  H01L29/808 ,  H01L21/337

Abstract: 本公开实施例公开了一种半导体结构及其制造方法，所述半导体结构包括：源极掺杂区、漏极掺杂区，以及位于所述源极掺杂区和所述漏极掺杂区之间且相邻设置的轻掺杂区和本征区，所述轻掺杂区与所述源极掺杂区相邻，所述本征区与所述漏极掺杂区相邻；其中，所述源极掺杂区、所述漏极掺杂区的掺杂浓度大于所述轻掺杂区的掺杂浓度。

公开(公告)号：CN117525110A

公开(公告)日：2024-02-06

申请号：CN202210899449.0

申请日：2022-07-28

Applicant: 长鑫存储技术有限公司

Inventor： 唐怡 ,  肖剑锋

IPC: H01L29/06 ,  H01L29/10 ,  H01L29/423

Abstract: 本公开实施例涉及半导体领域，提供一种半导体结构及其制作方法，半导体结构包括：有源柱，有源柱包括：沟道区，以及位于沟道区两侧的第一掺杂区和第二掺杂区，其中，沟道区、第一掺杂区和第二掺杂区的掺杂类型相同；沟道区中设置有反型掺杂区，反型掺杂区靠近第一掺杂区，其中，反型掺杂区中的掺杂类型与沟道区中掺杂类型不同；栅极，栅极环绕部分沟道区，且于有源柱的轴线所在的平面上，栅极的投影与反型掺杂区的投影部分重合，以降低半导体结构中的栅极诱导漏极泄漏电流，提高半导体结构的可靠性。