-
公开(公告)号：CN117837086A
公开(公告)日：2024-04-05
申请号：CN202280057163.6
申请日：2022-08-11
申请人： 高通股份有限公司
摘要： 根据某些方面，提供了一种在锁相环路(PLL)中进行量化噪声消除的方法。该PLL包括相位检测器，该相位检测器具有被配置为接收参考信号的第一输入端和被配置为接收反馈信号的第二输入端。该方法包括：将该参考信号延迟第一时间延迟，将该反馈信号延迟第二时间延迟，接收Δ‑∑调制器(DSM)误差信号，以及基于该DSM误差信号在相反方向上调整该第一时间延迟和该第二时间延迟。
-
公开(公告)号：CN107210748A
公开(公告)日：2017-09-26
申请号：CN201680006915.0
申请日：2016-01-11
申请人： 高通股份有限公司
IPC分类号： H03L7/089
摘要： 一种电荷泵包括：被配置为生成电流的电流源；耦合到电流源和第一偏置节点的开关电流源电路，以允许电流流过开关电流源电路进入第一偏置节点中；被配置为从鉴相器接收第一控制信号的第一偏置电路，第一偏置电路被配置为响应于第一控制信号而镜像流过开关电流源电路的电流；耦合到第二偏置节点并在输出节点处耦合到第一偏置电路的第二偏置电路，第二偏置电路被配置为从鉴相器接收第二控制信号；以及跨导放大器，被配置为从输出节点接收反馈信号并生成输出电流，以控制第二偏置节点。
-
-
公开(公告)号：CN117716629A
公开(公告)日：2024-03-15
申请号：CN202280051484.5
申请日：2022-07-06
申请人： 高通股份有限公司
摘要： 一种混合真单相时钟(H‑TSPC)电路包括：包括非比率(NR)逻辑的第一逻辑电路；耦合到该第一逻辑电路的输出端的第一模式切换装置；包括比率(R)逻辑的第二逻辑电路，该第二逻辑电路被配置为接收该第一逻辑电路的输出；耦合到该第二逻辑电路的输出端的第二模式切换装置；包括非比率(NR)逻辑的第三逻辑电路，该第三逻辑电路被配置为接收该第二逻辑电路的输出；和耦合到该第三逻辑电路的输出端的第三模式切换装置，其中该第一逻辑电路、该第二逻辑电路和该第三逻辑电路被配置为环形。
-
公开(公告)号：CN117652101A
公开(公告)日：2024-03-05
申请号：CN202280043670.4
申请日：2022-05-31
申请人： 高通股份有限公司
摘要： 本公开的各方面涉及一种环形振荡器(RO)分频器，该RO分频器被配置为按可编程分频比对输入时钟进行分频以生成输出时钟。在这点上，该RO分频器接收该输入时钟，响应于该输入时钟大致上一次一个地启用N个级联反相器级的环中的每个级联反相器级；以及从该N个级联反相器级的环中的一个级联反相器级的输出端输出第二时钟。一方面，每一级包括与n沟道金属氧化物半导体场效应晶体管(NMOS FET)串联耦合的p沟道金属氧化物半导体场效应晶体管(PMOS FET)。另一方面，每一级包括两个PMOS FET和一个NMOS FET。
-
-
-
-
-
搜索结果
6 条记录 (耗时 0.024 秒)
