公开(公告)号：CN102474984A

公开(公告)日：2012-05-23

申请号：CN201080030936.9

申请日：2010-07-09

Applicant: AT&S奥地利科技及系统技术股份公司

Inventor： R·普拉达 ,  D·德罗费尼克 ,  J·施塔尔 ,  S·格青格 ,  L·马雷利奇

IPC: H05K1/14 ,  H05K1/18 ,  H05K3/36 ,  H05K5/00 ,  H05K3/00

CPC classification number: H05K1/142 ,  H05K1/115 ,  H05K1/185 ,  H05K1/189 ,  H05K3/225 ,  H05K3/368 ,  H05K3/4691 ,  H05K3/4694 ,  H05K2201/0187 ,  H05K2201/09163 ,  H05K2201/09845 ,  H05K2203/1461 ,  Y10T29/49155

Abstract: 制造由至少两个电路板区域构成的电路板的方法中，电路板区域分别包含至少一个传导层和/或至少一个部件或传导构件，要相互连接的电路板区域(20，21，22)在相应的至少一个直接邻接的侧面范围中相互通过耦接或接合而连接，在要相互连接的电路板区域(20，21，22)耦接或接合后，在要相互连接的电路板区域(20，21，22)上设置或敷设电路板的至少一个附加层或覆盖层，附加层被构造为经通孔金属化(23)与集成在要相互连接的电路板区域(20，21，22)中的传导层或部件或构件接触的传导性的层(26)，由此可以提供要相互连接的电路板区域(20，21，22)的简单可靠连接或耦接。还提供由多个电路板区域(20，21，22)构成的电路板。

公开(公告)号：CN102474984B

公开(公告)日：2016-01-06

申请号：CN201080030936.9

申请日：2010-07-09

Applicant: AT&S奥地利科技及系统技术股份公司

Inventor： R·普拉达 ,  D·德罗费尼克 ,  J·施塔尔 ,  S·格青格 ,  L·马雷利奇

IPC: H05K1/14 ,  H05K1/18 ,  H05K3/36 ,  H05K5/00 ,  H05K3/00

CPC classification number: H05K1/142 ,  H05K1/115 ,  H05K1/185 ,  H05K1/189 ,  H05K3/225 ,  H05K3/368 ,  H05K3/4691 ,  H05K3/4694 ,  H05K2201/0187 ,  H05K2201/09163 ,  H05K2201/09845 ,  H05K2203/1461 ,  Y10T29/49155

Abstract: 制造由至少两个电路板区域构成的电路板的方法中，电路板区域分别包含至少一个传导层和/或至少一个部件或传导构件，要相互连接的电路板区域(20，21，22)在相应的至少一个直接邻接的侧面范围中相互通过耦接或接合而连接，在要相互连接的电路板区域(20，21，22)耦接或接合后，在要相互连接的电路板区域(20，21，22)上设置或敷设电路板的至少一个附加层或覆盖层，附加层被构造为经通孔金属化(23)与集成在要相互连接的电路板区域(20，21，22)中的传导层或部件或构件接触的传导性的层(26)，由此可以提供要相互连接的电路板区域(20，21，22)的简单可靠连接或耦接。还提供由多个电路板区域(20，21，22)构成的电路板。