一种支持3D存储与C2C互联的数据流架构性能仿真方法

    公开(公告)号:CN118504480A

    公开(公告)日:2024-08-16

    申请号:CN202410468211.1

    申请日:2024-04-18

    IPC分类号: G06F30/33 G06F115/02

    摘要: 本发明属于仿真平台技术领域,具体公开了一种支持3D存储与C2C互联的数据流架构性能仿真方法。该方法提出了3D DRAM存储结构及对应的建模仿真方法,解决了复杂存储结构的建模问题,使得对数据流架构进行性能仿真时,能够对数据流架构中的3D存储进行快速建模和仿真。此外,该方法还提出了C2C互联机制及对应的建模仿真方法,在对数据流架构进行性能仿真时,可以快速地对不同拓扑、不同层次、不同数据通信策略、不同数据路由策略的多种芯片互联网络进行性能建模和仿真,填补了相关技术空白。

    一种使用总线地址快速访问寄存器的方法

    公开(公告)号:CN118503161A

    公开(公告)日:2024-08-16

    申请号:CN202410427480.3

    申请日:2024-04-10

    摘要: 本发明属于芯片开发技术领域,具体公开了一种使用总线地址快速访问寄存器的方法。该方法提出通过使用地址对应表来对地址和路径进行管理,不需要多次编写冗长的寄存器路径,不仅简化了寄存器的后门操作和后期维护,还能够减少出错的概率;同时,该方法采用总线地址进行后门访问,能够快速操作寄存器,极大地减少了仿真和运行时间;此外,该方法可以通过修改地址对应表实现芯片验证环境的快捷移植,有效地提高了芯片系统验证的效率,缩短了芯片的研发周期。

    一种针对多说话人的单通道语音分离方法及系统

    公开(公告)号:CN113053407B

    公开(公告)日:2024-06-14

    申请号:CN202110173700.0

    申请日:2021-02-06

    发明人: 史慧宇 欧阳鹏

    摘要: 本发明提供针对多说话人的单通道语音分离方法,其包括:构建语音分离深度神经网络;获取第一编码、第二编码和第三编码;通过解卷积层解码第一编码及第三编码获取多个输出通道的语音分离信号;对语音分离深度神经网络有监督的训练,以获得训练后的语音分离深度神经网络;将待测试语音样本输入到训练后的语音分离深度神经网络中,获取待测试语音样本中多个语音分离信号。本发明通过分离网络的音素附加输入和注意力机制可增加网络对语音信号分离的依据,相比原有方法可有效提高语音输出的准确性,降低语音的失真率,提高可懂度。同时,本发明还提供了针对多说话人的单通道语音分离系统。

    一种神经网络模型在硬件设备上的高延迟缓解方法及装置

    公开(公告)号:CN117273108A

    公开(公告)日:2023-12-22

    申请号:CN202310988571.X

    申请日:2023-08-07

    摘要: 本发明公开了一种神经网络模型在硬件设备上的高延迟缓解方法及装置。方法包括:初始化深度神经网络模型的基本的超参数及相关环境,构建深度神经网络模型的剪枝计算图,通过剪枝计算图确定深度神经网络模型中适合进行剪枝的网络层,合并拥有共同父节点的兄弟节点;重置神经网络模型的探索环境,设置预定探索次数,并通过智能体获取每次探索环境中的状态对应的观测值,确定每次探索适合进行剪枝的每个网络层的剪枝数量;根据每次探索的每个网络层的剪枝数量对深度神经网络模型进行裁剪,确定剪枝后的预定探索次数的深度神经网络模型;使用采集的真实数据集评估预定探索次数的深度神经网络模型的精度,确定最优深度神经网络模型及其每层的剪枝参数。

    一种启动电路及启动装置

    公开(公告)号:CN112583392B

    公开(公告)日:2023-11-03

    申请号:CN202011182892.3

    申请日:2020-10-29

    IPC分类号: H03K17/567 G05F3/26

    摘要: 本发明提供了一种启动电路,其用于LDO电路的启动。LDO电路中具有一个调整场效应管。调整场效应管的栅极为启动节点。调整场效应管的源极连接电压输入端。调整场效应管的漏极为电压输出端且连接一个分压电路。启动电路包括:一个启动管、一个启动增强模块和一个启动检测管。从而本发明中的启动电路通过独立的辅助启动部分,即使在电源电压斜率足够低,漏电足够大时,也能对大电流或者低阻抗负载启动,使得电路进入正常工作状态。同时,本发明还提供了一种启动装置。

    一种基于遗传算法对量化后神经网络优化方法及装置

    公开(公告)号:CN116151360A

    公开(公告)日:2023-05-23

    申请号:CN202310107214.8

    申请日:2023-01-31

    IPC分类号: G06N3/086 G06N3/006

    摘要: 本发明公开了一种基于遗传算法对量化后神经网络优化方法及装置。其中,方法包括:对量化后的神经网络中的所有算子进行0、1建模,确定多种建模方案对应的多种染色体,其中多种染色体组成一个种群;分别获取多种染色体中每种染色体的适应值;根据每种染色体的适应值初始化种群,并利用遗传算法对种群进行迭代计算,确定最优种群;根据最优种群确定神经网络的最优算子分组方案。

    一种基于统计分析的自适应权重位宽的量化方法及装置

    公开(公告)号:CN115470885A

    公开(公告)日:2022-12-13

    申请号:CN202210992144.4

    申请日:2022-08-17

    发明人: 付冲 欧阳鹏

    IPC分类号: G06N3/04 G06N3/08

    摘要: 本发明涉及深度学习技术领域,具体为一种基于统计分析的自适应权重位宽的量化方法及装置,方法包括:获取输入数据和浮点权重,并按照额定量化位宽对输入数据和浮点权重进行量化得到量化数据和量化权重;对量化权重与量化数据进行乘加运算得到卷积和数据;确定所得到的卷积和数据中最大卷积和数据的最大位宽;获取用于存储卷积和数据的额定存储位宽;在最大位宽小于额定存储位宽的情况下,增加额定量化位宽。在量化过程中,通过统计卷积和数据确定最大位宽,并在最大位宽小于额定存储位宽的情况下,增加额定量化位宽,实现在充分利用硬件存储资源的同时,以增加位宽的方式降低量化误差。

    一种可重构处理器中的指令分发方法及系统

    公开(公告)号:CN112256632B

    公开(公告)日:2021-06-04

    申请号:CN202011539672.1

    申请日:2020-12-23

    IPC分类号: G06F15/78 G06F15/173

    摘要: 本发明提供一种可重构处理器中的指令分发方法,可重构处理器包括取指令模块、指令同步控制模块及指令队列模块。本发明中的可重构处理器中的指令分发方法包括:设置各指令类型的存储同步ID表格式,获取各指令的第一内存标识字段和第二内存标识字段,获取第一、第二内存标识字段的one‑hot编码,获取同步表,执行多行运行指令行中各指令,本发明中的指令分发方法其通过提取各指令的内存标识字段,将其one‑hot编码后生成存储同步ID表,根据存储同步ID表生成同步表建立各指令之间的依赖关系,依次执行同步表中的各指令,即可保证多指令的并行执行效率,减少内存冲突的同时可缩短指令运行时间。同时,本发明还提供了一种可重构处理器中的指令分发系统。

    基于卷积神经网络的图像处理方法及装置

    公开(公告)号:CN110276444B

    公开(公告)日:2021-05-07

    申请号:CN201910480468.8

    申请日:2019-06-04

    IPC分类号: G06N3/04

    摘要: 本发明公开了一种基于卷积神经网络的图像处理方法及装置,该方法包括:获取待处理图像的卷积运算结果;根据卷积运算顺序,缓存待处理图像的卷积运算结果;根据池化运算顺序,读取缓存的卷积运算结果;对读取的卷积运算结果进行池化运算,得到待处理图像的池化运算结果。本发明可以大大降低池化模块的数据缓存空间,提高资源利用率。

    支持多种卷积神经网络加速的存储器访问方法及系统

    公开(公告)号:CN112712167A

    公开(公告)日:2021-04-27

    申请号:CN202011640088.5

    申请日:2020-12-31

    IPC分类号: G06N3/04 G06N3/063

    摘要: 本发明提供了一种支持多种卷积神经网络加速的存储器访问方法,存储器访问方法能够实施于可重构处理器。可重构处理器中设置:NPU神经网络处理器,其能够执行涉及算子的多个计算指令。各计算指令对应一种算子调用顺序。DDR存储器。MDMA片外存储器访问单元,其设置于NPU神经网络处理器的数据访问端。RAM随机存储器。以及SDMA片内存储器访问单元,其设置于NPU神经网络处理器的数据访问端。本发明根据当前计算指令调度、排列各存储单元,从而可以有效提高卷积神经网络加速器的计算效率和内存使用效率。同时,本发明了提供了一种加速可重构处理器运行的稀疏化数据处理系统。