公开(公告)号：CN118737843A

公开(公告)日：2024-10-01

申请号：CN202310335285.3

申请日：2023-03-30

申请人： 杰群电子科技(东莞)有限公司 ,  华润微电子控股有限公司

发明人： 党斌武

IPC分类号： H01L21/56

摘要： 本申请提供一种塑封模具，用于对半导体结构进行塑封。半导体结构包括电气元件及引线框，引线框包括连接部及多个与连接部相连的引脚，引脚与电气元件电连接。塑封模具包括第一子模具和第二子模具，第一子模具包括第一子模具本体及凸块，第一子模具本体的第一对接面设有凹槽，凹槽的两侧分别设有凸块。第二子模具的第二对接面设有凹陷。第一对接面与第二对接面中的一个设有容纳槽，另一个设有抵接部。第一子模具与第二子模具合模后，第一对接面与第二对接面抵接，形成容纳电气元件的容纳腔、与容纳腔连通的流道及容纳部分引线框的容纳部，凸块位于容纳部内且位于容纳部背离容纳腔的一端，用于挤压连接部背离容纳腔的端部使连接部延伸形成凸出部。

公开(公告)号：CN118088942A

公开(公告)日：2024-05-28

申请号：CN202211493808.9

申请日：2022-11-25

申请人： 杰群电子科技(东莞)有限公司

发明人： 吴华杰 ,  林俊杰 ,  熊晶晶

IPC分类号： F17D5/02 ,  F16L41/02

摘要： 本发明提供一种真空泄露排查装置及真空泄露排查方法，该装置包括：三通管，具有第一接口、第二接口和第三接口，所述第一接口用于与被测真空管连接；真空压力计，连接于所述第二接口，用于监测所述三通管内的真空压力；泄压端盖，连接于所述第三接口，用于控制所述第三接口的打开或关闭。通过真空压力计检测管道内部压力可以判断有无泄压情况，实现快速排查真空泄露；检测后可以通过打开泄压端盖向管路内部泄压，避免内部负压导致真空泄露排查装置拆卸困难的问题。本方案的真空泄露排查装置仅由三通管、真空压力计和泄压端盖构成，其结构简单，体积小，而且使用方便，仅需简单地连接到被测管路的端部便可。

公开(公告)号：CN117174681A

公开(公告)日：2023-12-05

申请号：CN202210594560.9

申请日：2022-05-27

申请人： 杰群电子科技(东莞)有限公司

发明人： 周刚 ,  曹周

IPC分类号： H01L23/495 ,  H01L21/48

摘要： 本发明公开一种半导体封装结构及其封装方法，该结构包括：引线框架，包括芯片支架和引脚，所述芯片支架包括芯片支撑部和位于所述芯片支撑部周部的地线焊接部，所述芯片支撑部具有芯片接合面，所述地线焊接部具有地线接合面，所述芯片接合面和所述地线接合面位于所述引线框架的同一侧，所述芯片接合面相对所述地线接合面下沉，且所述芯片支撑部和所述地线焊接部的厚度相同；芯片和结合材，所述芯片通过所述结合材粘接于所述芯片接合面上，且所述结合材远离所述芯片接合面的一面不高于所述地线接合面。通过本方案减少了虚焊、焊接强度不足等焊接不良现象，提高了产品良率，还保证了芯片支撑部材料厚度不变，进而保持了产品的热电性能。

公开(公告)号：CN112701103B

公开(公告)日：2023-02-10

申请号：CN202011417606.7

申请日：2020-12-07

申请人： 杰群电子科技(东莞)有限公司

发明人： 曹周 ,  唐和明 ,  黄源炜 ,  郑明祥

IPC分类号： H01L23/498 ,  H01L25/16 ,  H01L29/417 ,  H01L29/423 ,  H01L21/48

摘要： 本发明公开组合封装结构，包括基板以及埋设于所述基板中的功率芯片，所述功率芯片具有源极、栅极以及漏极，所述源极与所述栅极位于所述功率芯片的第一表面，所述漏极位于所述功率芯片上与所述第一表面相对的第二表面，所述功率芯片通过第一封装层进行封装，封装后整体埋设于所述基板中，所述源极、所述栅极以及所述漏极通过导电结构连接到所述基板的同一侧表面并与该表面上的焊盘电连接，所述焊盘远离所述基板的一侧设置有若干功能电器元件。本方案中所述的组合封装结构将芯片的源极、栅极以及漏极连接到基板的同一侧，使得用于控制各个电极的驱动器以及其余被动元件、微控制单元等均布置在一侧，由此可以降低产品的整体厚度，缩小产品的体积。

公开(公告)号：CN115602672A

公开(公告)日：2023-01-13

申请号：CN202110723371.2

申请日：2021-06-28

申请人： 杰群电子科技(东莞)有限公司(CN)

发明人： 曹周 ,  唐和明

IPC分类号： H01L25/16 ,  H01L23/495

摘要： 本发明公开一种多芯片堆叠封装结构，属于半导体封装技术领域。该多芯片堆叠封装结构包括：引线框架；功率芯片，功率芯片设于引线框架的上方；功率芯片包括源极、栅极与漏极；源极以及漏极分别与引线框架电连接；控制芯片，其设于功率芯片的下方；控制芯片包括第一电极以及第二电极；第一电极与栅极电连接；导电柱，其设于控制芯片的下方；导电柱与第二电极电连接；封装体，其包封引线框架、功率芯片、控制芯片以及导电柱；引线框架以及导电柱的一部分由封装体露出。该多芯片堆叠封装结构在实现控制芯片与功率芯片共同封装的基础上，可减小封装面积，提高集成度，并且可提升散热性能。

公开(公告)号：CN112701095B

公开(公告)日：2022-10-14

申请号：CN202011483309.2

申请日：2020-12-15

申请人： 杰群电子科技(东莞)有限公司

发明人： 王琇如 ,  唐和明 ,  郑明祥 ,  黄源炜 ,  曹周

IPC分类号： H01L23/367 ,  H01L23/492 ,  H01L23/495 ,  H01L25/18

摘要： 本发明公开一种功率芯片堆叠封装结构，该功率芯片堆叠封装结构包括依次堆叠以形成堆叠结构的金属片、第一芯片、引线框架和第二芯片，以及包封堆叠结构的封装体；引线框架包括基岛、与基岛电连接的第一管脚、以及与基岛绝缘的第二管脚；第一芯片相对的两面设有第一电极和第二电极，第二芯片相对的两面设有第三电极和第四电极；金属片与第一电极、第二电极与基岛、基岛与第三电极分别通过导电结合层结合；第四电极与第二管脚电连接；金属片的正面、第一管脚的一部分、第二管脚的一部分露出封装体。该功率芯片堆叠封装结构，将两个芯片固定在引线框架相对的两侧进行堆叠封装，并且金属片外露，在缩小了封装结构的尺寸的同时，兼具更优的散热性能。

公开(公告)号：CN112701050B

公开(公告)日：2022-04-22

申请号：CN202011536517.4

申请日：2020-12-22

申请人： 杰群电子科技(东莞)有限公司

发明人： 唐和明 ,  王琇如

IPC分类号： H01L21/48 ,  H01L21/56 ,  H01L23/31 ,  H01L23/367 ,  H01L23/495 ,  H01L23/498

摘要： 本发明公开一种内嵌元件的封装方法及封装结构，该内嵌元件的封装方法，包括：采用结合材料将半导体元件的背面与引线框架的正面结合，形成一级结构；将DAF材料覆盖并压合于一级结构的正面，形成DAF层；在DAF层加工出将引线框架的正面露出的导通孔；在导通孔内填充金属核球，金属核球之间结合形成导电柱；将引线框架刻出图案；该内嵌元件的封装结构包括：引线框架；半导体元件，其背面结合于导电部的正面；DAF层；半导体元件的正面电极接点由DAF层露出；DAF层设有导通孔；导电柱填充于导通孔，导电柱包括若干相互连接的金属核球。该内嵌元件的封装方法及封装结构，缩小了产品体积，简化了方法和结构，引线框架可用于散热，导电柱的导通性能好。

公开(公告)号：CN112786567A

公开(公告)日：2021-05-11

申请号：CN202110038666.6

申请日：2021-01-12

申请人： 杰群电子科技(东莞)有限公司

发明人： 王琇如 ,  唐和明

IPC分类号： H01L23/538 ,  H01L21/768

摘要： 本发明公开一种半导体功率模组及半导体功率模组的封装方法，该半导体功率模组包括：晶片载体；第一晶片，其底面通过第一结合层结合于晶片载体的顶面；第一晶片的底面设有第一底部电极，第一底部电极与晶片载体电连接；第一晶片的内部设有导电柱，导电柱的一端与第一底部电极电连接，另一端由第一晶片的顶面露出；第二晶片，其底面通过第二结合层结合于第一晶片的顶面；第二晶片的底面设有第二底部电极；第二底部电极通过导电柱与第一底部电极电连接。该封装方法用于封装上述半导体功率模组。本发明的半导体功率模组及半导体功率模组的封装方法，将不同功能的晶片堆叠封装，实现了晶片间的电性互连，同时缩小了产品尺寸，可满足更高的应用需求。

公开(公告)号：CN112701103A

公开(公告)日：2021-04-23

申请号：CN202011417606.7

申请日：2020-12-07

申请人： 杰群电子科技(东莞)有限公司

发明人： 曹周 ,  唐和明 ,  黄源炜 ,  郑明祥

IPC分类号： H01L23/498 ,  H01L25/16 ,  H01L29/417 ,  H01L29/423 ,  H01L21/48

摘要： 本发明公开组合封装结构，包括基板以及埋设于所述基板中的功率芯片，所述功率芯片具有源极、栅极以及漏极，所述源极与所述栅极位于所述功率芯片的第一表面，所述漏极位于所述功率芯片上与所述第一表面相对的第二表面，所述功率芯片通过第一封装层进行封装，封装后整体埋设于所述基板中，所述源极、所述栅极以及所述漏极通过导电结构连接到所述基板的同一侧表面并与该表面上的焊盘电连接，所述焊盘远离所述基板的一侧设置有若干功能电器元件。本方案中所述的组合封装结构将芯片的源极、栅极以及漏极连接到基板的同一侧，使得用于控制各个电极的驱动器以及其余被动元件、微控制单元等均布置在一侧，由此可以降低产品的整体厚度，缩小产品的体积。

公开(公告)号：CN112509998A

公开(公告)日：2021-03-16

申请号：CN202011299293.X

申请日：2020-11-18

申请人： 杰群电子科技(东莞)有限公司

发明人： 黄源炜

IPC分类号： H01L23/373 ,  H01L29/78 ,  H01L21/336

摘要： 本发明公开一种高功率半导体产品晶圆级封装工艺，提供GaN晶圆，并在所述GaN晶圆的背面设置用于吸收GaN芯片工作时散发出的热量的散热层；所述GaN晶圆包括硅基材、生长于所述硅基材的第一表面的GaN外延层以及蒸镀于所述硅基材与所述第一表面相对的第二表面的焊接过渡金属层，所述散热层焊接在所述焊接过渡金属层上。本方案中通过在硅基材背面设置散热层，通过散热层将GaN芯片工作时产生的热量快速吸收，并通过散热层将热量扩散到外部，使得GaN芯片能够适应高功率市场的应用。散热层采用焊接的方式设置在GaN晶圆的背面产品生产效率高，散热层的厚度可以根据GaN芯片散热需求进行选择，而不受限于安装工艺。