公开(公告)号：CN118963718A

公开(公告)日：2024-11-15

申请号：CN202411422690.X

申请日：2024-10-12

申请人： 湖南长城银河科技有限公司

发明人： 龚国辉 ,  寻迎亚 ,  隋强 ,  刘往 ,  夏一民

IPC分类号： G06F8/20 ,  G06F8/71 ,  G06F9/4401 ,  G06F9/50 ,  G06N3/06 ,  G06N5/04

摘要： 本发明涉及神经网络处理单元的接口调用装置、方法、设备和介质，通过标准化函数调用接口和封装驱动细节，用户只需使用简单的API即可操作NPU，无需了解其底层复杂的驱动和硬件细节，大大降低了开发难度。封装后的API使用标准编程语言，使得用户无需理解自定义结构体和数据类型，接口设计直观，易于使用，方便用户快速部署和评估性能。提供了从设备初始化、网络加载、前处理数据、推理执行到资源释放的完整应用处理流程，确保了系统在各个阶段都能高效和有序地运行。封装的API包括初始化和销毁网络上下文的功能，确保资源在分配和释放时得到有效管理，避免资源泄漏和内存不足的问题，高效调用NPU并提高了系统的可靠性。

公开(公告)号：CN117768418B

公开(公告)日：2024-10-18

申请号：CN202311830478.2

申请日：2023-12-27

申请人： 湖南长城银河科技有限公司

发明人： 龚国辉 ,  陈俊贤 ,  卢灵敏 ,  吴圳羲 ,  周嘉礼 ,  王磊

IPC分类号： H04L49/111 ,  H04L49/45 ,  H04L49/90 ,  H04J3/06

摘要： 一种可扩展端口的时间触发交换机，包括MAC层模块、MAC地址模块、数据链路调度模块、混合数据调度模块、描述符缓存模块、数据链路发送控制模块；MAC层模块划分成发送端口模块和接收端口模块；MAC地址模块与接收端口模块连接；数据链路调度模块与接收端口模块连接；混合数据调度模块与数据链路调度模块连接；描述符缓存模块与数据链路调度模块连接；数据链路发送控制模块的输入端与混合数据调度模块、描述符缓存模块连接，输出端与MAC层的发送端口模块连接。本发明相比商用交换机，可转发时间触发数据和其他数据，并能实现时间触发数据的抢占，还能作为时间同步中的主要节点，实现了时间触发通信系统全局时间同步。

公开(公告)号：CN118468773A

公开(公告)日：2024-08-09

申请号：CN202410552614.4

申请日：2024-05-07

申请人： 湖南长城银河科技有限公司

发明人： 龚国辉 ,  寻迎亚 ,  隋强 ,  夏洪波 ,  夏一民

IPC分类号： G06F30/331 ,  G06F117/08

摘要： 本申请涉及软硬件协同设计验证方法、系统、设备与介质，该方法利用Scala的函数式编程特性实现软件算法；接着，基于SpinalHDL语言描述硬件模块，生成Verilog或VHDL代码进行仿真验证；最后，通过Scala的Actor模型实现软硬件协同仿真，确保设计的正确性。整个流程无需深入了解Verilog或VHDL，简化了硬件设计流程，实现了快速高效的硬件设计与验证，有效解决了传统硬件设计繁琐低效的问题。

公开(公告)号：CN117785743A

公开(公告)日：2024-03-29

申请号：CN202311813550.0

申请日：2023-12-26

申请人： 湖南长城银河科技有限公司

发明人： 龚国辉 ,  艾明哲 ,  林婧 ,  王伟 ,  袁允犁 ,  卢灵敏

IPC分类号： G06F13/10

摘要： 本申请涉及一种外设接口时序参数自适应调整方法及时序参数调整装置，通过根据对外设部件的初始化信号，按照预设调整步骤对外设部件的接口时序参数进行自适应调整，其中，预设调整步骤依次包括：按照预设的时序参数值对接口时序参数进行调整、通过对时序参数值中的建立时间参数值进行调整实现对接口时序参数的调整、通过对时序参数值中的保持时间参数值进行调整实现对接口时序参数的调整，在按照预设调整步骤对所述接口时序参数进行调整时，在当前步骤调整后得到的接口时序参数下进行一次数据读写操作，若成功，则将当前步骤得到的工作频率作为候选接口时序参数，若失败，则进行下一步骤的调整，并记录每一步骤的数据读写操作结果，在候选接口时序参数下，再进行数据读写操作，若成功，则完成外设部件的接口时序参数自适应调整，若失败，则返回记录为成功对应的步骤，并重新按照预设调整步骤对接口时序参数进行调整。采用本方法可实现对外设部件进行接口时序参数的自适应调整，从而避免人工操作，以提高效率。

公开(公告)号：CN114721984B

公开(公告)日：2024-03-26

申请号：CN202210338746.8

申请日：2022-03-30

申请人： 湖南长城银河科技有限公司

发明人： 曾喜芳 ,  罗恒 ,  刘城 ,  伍玉良 ,  刘蓬侠

IPC分类号： G06F13/18 ,  G06F13/16

摘要： 本申请涉及一种面向低延时应用的SATA接口数据传输方法和系统。所述方法是对SATA接口标准协议功能的扩展，配置寄存器FIS帧携带通道与优先级参数，便于各层之间进行调度操作，以及传输数据进行优先级标记，将数据通道与配置通道分离，双通道的划分中优先对配置通道进行调度，数据通道中数据传输的调度根据优先级进行调度，保证了配置通道的实时性，以及优先级抢占方式，保证高优先级数据能够及时响应，这样高优先级应用感知到了传输时延变低。采用本方法对SATA接口传输方式对不同优先级的应用做优先级区分，可以应用程序感知时延低的问题，以及对控制信道与数据信道划分保证控制信道带宽不被强占问题。

公开(公告)号：CN117201013A

公开(公告)日：2023-12-08

申请号：CN202311230144.1

申请日：2023-09-21

申请人： 湖南长城银河科技有限公司

发明人： 龚国辉 ,  伍玉良 ,  王永庆 ,  刘子瑜 ,  卢方圆

IPC分类号： H04L9/08 ,  G06F21/72

摘要： 本申请涉及一种基于共享存储的数据加解密芯片及装置。包括主机模块、加解密模块和共享存储模块。主机模块用于发出数据访问请求；至少包括两个主机模块，主机模块的网络通路中设置有加解密模块，各加解密模块对应不同的加解密方式；加解密模块用于对数据访问请求的数据进行加/解密；共享存储模块用于根据数据访问请求的地址及访问类型，提供或存储数据。不同主机模块对应的各加解密模块使用不同的加解密方案，使得数据在传输和存储过程中实现了全面保密，有效防止了存储模块和主机模块之间，以及不同主机模块之间的数据泄露，从而大大提高了数据传输和存储的安全性。

公开(公告)号：CN106383802B

公开(公告)日：2023-05-16

申请号：CN201611049357.4

申请日：2016-11-25

申请人： 湖南长城银河科技有限公司 ,  中国人民解放军国防科技大学

发明人： 水超 ,  李善洪 ,  张坤赤 ,  彭爽 ,  张生泽 ,  李波

IPC分类号： G06F13/42 ,  G06F13/20 ,  G06F1/16

摘要： 本发明公开了基于飞腾平台的LPC接口访问装置及方法、笔记本电脑。公开装置包括飞腾CPU和EC，其中飞腾CPU包括LPC接口，EC包括键盘控制器、Super IO、电源管理通道和端口地址处理单元，其中：飞腾CPU的LPC接口，用于对EC的IO端口访问，并行读写操作；端口地址处理单元，用于将EC的IO端口地址转换为飞腾CPU的LPC接口可以访问的IO端口地址；键盘控制器，用于通过端口地址处理单元，与飞腾CPU进行交互；Super IO，端口地址处理单元通过对Super IO读写操作实现对电源管理通道的访问；电源管理通道，通过端口地址处理单元和Super IO处理后，与飞腾CPU的LPC接口进行信息交互。能够解决飞腾CPU与EC的通讯问题，不需要增加成本和研发工程师的工作量。

公开(公告)号：CN112905395B

公开(公告)日：2022-08-23

申请号：CN202110268292.7

申请日：2021-03-12

申请人： 湖南长城银河科技有限公司

发明人： 王磊 ,  罗恒 ,  刘蓬侠 ,  徐雪刚 ,  艾明哲 ,  伍玉良 ,  胡佑焱 ,  陈东泽 ,  孙大为 ,  郑琪

IPC分类号： G06F11/20

摘要： 本发明公开了一种面向异构多核/众核微处理器的自纠错启动系统，适用于含有多个/单个DSP核和多个/单个CPU核的处理器，其中DSP核包括DSP自纠错主启动核和DSP自纠错从启动核，CPU核和DSP从核作为自纠错启动系统的从核，DSP主启动核负责执行Boot主流程，并且基于EDAC模块保证Boot搬移程序的正确性；CPU核与DSP主/从核根据DSP主启动核设置的启动完成标志，判断入口地址是否有效，进而判断是否执行用户程序；Boot期间，DSP主启动核定期访问看门狗来保证处理器工作正常，否则看门狗可触发系统复位来避免软错误带来的处理器宕机问题。本发明支持多种启动方式，具有启动简便、高能效、高可靠性的优点，为面向无人平台高能效、高可靠自启动提供了一条技术路线。

公开(公告)号：CN114721984A

公开(公告)日：2022-07-08

申请号：CN202210338746.8

申请日：2022-03-30

申请人： 湖南长城银河科技有限公司

发明人： 曾喜芳 ,  罗恒 ,  刘城 ,  伍玉良 ,  刘蓬侠

IPC分类号： G06F13/18 ,  G06F13/16

摘要： 本申请涉及一种面向低延时应用的SATA接口数据传输方法和系统。所述方法是对SATA接口标准协议功能的扩展，配置寄存器FIS帧携带通道与优先级参数，便于各层之间进行调度操作，以及传输数据进行优先级标记，将数据通道与配置通道分离，双通道的划分中优先对配置通道进行调度，数据通道中数据传输的调度根据优先级进行调度，保证了配置通道的实时性，以及优先级抢占方式，保证高优先级数据能够及时响应，这样高优先级应用感知到了传输时延变低。采用本方法对SATA接口传输方式对不同优先级的应用做优先级区分，可以应用程序感知时延低的问题，以及对控制信道与数据信道划分保证控制信道带宽不被强占问题。

公开(公告)号：CN110690998B

公开(公告)日：2021-12-21

申请号：CN201910963537.0

申请日：2019-10-11

申请人： 湖南长城银河科技有限公司

发明人： 彭爽 ,  水超 ,  田宝华 ,  封立平

IPC分类号： H04L12/24

摘要： 本发明公开了一种基于BMC的主从设备管理方法，所述方法包括以下步骤：S1、设备系统初始化，同时读取第一设备槽位号并将第一设备系统设为待机状态；S2、发送同步信号并判断第二设备系统的工作模式，若处于激活状态进入步骤S3，若处于待机状态进入步骤S5；S3、发送查询命令；S4、第一设备系统根据第二设备系统查询信号反馈情况选择切换至激活状态监控服务器系统或持续查询；S5、切换第一设备系统为激活状态并发送同步信号判断第二设备系统是否处于待机状态，若为待机状态，则对服务器系统进行监控管理，若为激活状态，则进入步骤S6仲裁；S6、对第一设备系统和第二设备系统进行监控管理仲裁并返回重新检测。具有高可靠、低延迟且容错能力强的特点。