-
公开(公告)号：CN1879027B
公开(公告)日：2012-02-29
申请号：CN200580000297.0
申请日：2005-07-12
申请人： 爱德万测试株式会社
IPC分类号： G01R31/28
CPC分类号： G01R31/31928 , G01R31/31919
摘要： 本发明测试待测设备的测试装置具有主存储器，其包括存储和从待测设备的端子依次输出的多数个输出图像依次进行比较的期待值图像列的期待值图像存储区域；测试图像输出部，其通过将多数个测试图像依次输入到待测设备，而使输出图像从待测设备中依次输出；截取部，其将所输出的输出图像依次取入到主存储器上的输出图像记忆区域；存储器读取部，其在将输出图像取入到输出图像记忆区域中的取入处理结束后，将包含所取入的多数个输出图像的输出图像列，及期待值图像列，从主存储器中读取出来；以及期待值比较部，其将所读取的期待值图像列，以及输出图像列加以比较。
-
公开(公告)号：CN100485404C
公开(公告)日：2009-05-06
申请号：CN200480013886.8
申请日：2004-05-21
申请人： 爱德万测试株式会社
发明人： 鹫津信栄
IPC分类号： G01R31/317
CPC分类号： G01R31/31926 , G01R31/31919 , G01R31/31928
摘要： 本发明的目的是提供一种试验装置，为一种对具有用于接收信号的多个元件终端的电子元件进行试验的试验装置，包括：将表示应赋予元件终端的信号的动作的动作条件，与该元件终端建立对应并输出的动作条件输出部、将电子元件的测试所使用的测试信号，根据动作条件所示的动作而赋予电子元件的测试模块；测试模块包括：分别与某个元件终端电气连接并将测试信号分别供给到该元件终端的多个装置终端、用于存储表示各个元件终端和与该元件终端连接的装置终端的对应的终端对应信息的终端对应存储部、将与对应动作条件的元件终端连接的装置终端，根据终端对应信息进行选择，并对选择了的装置终端设定动作条件的动作条件设定部。
-
公开(公告)号：CN1879027A
公开(公告)日：2006-12-13
申请号：CN200580000297.0
申请日：2005-07-12
申请人： 爱德万测试株式会社
IPC分类号： G01R31/28
CPC分类号： G01R31/31928 , G01R31/31919
摘要： 本发明测试待测设备的测试装置具有主存储器，其包括存储和从待测设备的端子依次输出的多数个输出图像依次进行比较的期待值图像列的期待值图像存储区域；测试图像输出部，其通过将多数个测试图像依次输入到待测设备，而使输出图像从待测设备中依次输出；截取部，其将所输出的输出图像依次取入到主存储器上的输出图像记忆区域；存储器读取部，其在将输出图像取入到输出图像记忆区域中的取入处理结束后，将包含所取入的多数个输出图像的输出图像列，及期待值图像列，从主存储器中读取出来；以及期待值比较部，其将所读取的期待值图像列，以及输出图像列加以比较。
-
公开(公告)号：CN1829918A
公开(公告)日：2006-09-06
申请号：CN200480021574.1
申请日：2004-09-10
申请人： 爱德万测试株式会社
IPC分类号： G01R31/28
CPC分类号： G01R31/31928 , G01R31/31922
摘要： 一种测试装置，用于测试电子元件，本测试装置包括：多个测试模组、基准时脉产生部、产生电路、多个时序提供部，以及控制部。多个测试模组是把用于测试电子元件的测试图案供给至电子元件。基准时脉产生部是用以产生基准时脉。产生电路是根据基准时脉，产生使测试模组动作的时序信号。多个时序提供部是对应测试模组而设置，并将时序信号供给到对应的测试模组。控制部是使各测试模组依照时序信号输出测试图案的时序约略相同，以此方式控制时序提供部供给到各测试模组的时序信号的相位。
-
公开(公告)号：CN1649120A
公开(公告)日：2005-08-03
申请号：CN200510004262.6
申请日：2005-01-04
申请人： 泰拉丁公司
发明人： 爱德华·奥斯特塔格
CPC分类号： G01R31/31919 , G01R31/31922 , G01R31/31924 , G01R31/31926 , G01R31/31928
摘要： 公开了一种用于自动测试设备中的通道结构。所述通道结构包括模式生成电路和定时电路，定时电路响应于所述模式生成电路以生成定时信号。格式化电路，耦合于所述定时电路的输出端，以生成脉冲信号波形。管脚电子电路，响应于所述格式化电路，用于连接所述自动测试设备到一个被测装置，其中所述模式生成电路，所述定时电路，所述格式化电路和所述管脚电子电路被形成于同一集成电路上。
-
公开(公告)号：CN101911210B
公开(公告)日：2013-07-03
申请号：CN200880122484.X
申请日：2008-10-17
申请人： 株式会社IT&T
IPC分类号： G11C29/00
CPC分类号： G11C29/56 , G01R31/31928 , G11C29/56004 , G11C29/56012
摘要： 本发明公开了一种用于将半导体测试图案信号相乘的装置。该乘法装置首先将多个图案信号编码以使其具有不同的图案类型，并且根据异或逻辑(XOR)方案将已编码的图案信号相乘以便产生单个图案信号，由此识别相乘之前的图案信号和相乘之后的另一个图案信号之间的关系。图案信号分段/输出单元可将半导体测试图案信号分成多个图案信号，并同时输出该分段后的图案信号。图案信号复原/乘法单元可将从图案信号分段/输出单元中所接收到的分段后的图案信号复原为半导体测试图案信号，将复原结果输出到在要测试的目标半导体中记录测试图案的驱动器，以及将输出到驱动器的信号乘以预定频带，而不是与分段信号的频带相乘。
-
公开(公告)号：CN102918513A
公开(公告)日：2013-02-06
申请号：CN201180017605.6
申请日：2011-03-29
申请人： 英特尔公司
IPC分类号： G06F13/14
CPC分类号： G01R31/31928
摘要： 为了解决对集成器件、片系统以及计算机的高效可靠测试的需要，通过固定与接收机和发送机相关的数据流的延迟变化来实现确定性的接口行为。接口可以是兼容PCIe的串行接口，并修正接收器的延迟变化，最终导致确定性的传输数据。因此，接收到和/或发送的数据相对于时间是可预测的，并促进设备以及与接口相关联的逻辑的测试和检验。
-
公开(公告)号：CN101542305B
公开(公告)日：2012-01-04
申请号：CN200780043245.0
申请日：2007-11-15
申请人： 爱德万测试株式会社
发明人： 三桥尚史
CPC分类号： G01R31/31917 , G01R31/31928
摘要： 本发明提供一种测试装置，用于测试被测试设备，该测试装置包括：对被测试设备供给测试信号的信号供给部；将按照所述测试信号，从所述被测试设备输出的输出信号作为被测量信号而输入的输入部；根据指定对被测量信号取样的时限的取样时钟，生成具有与被测量信号的1周期对应的脉冲宽度的周期脉冲的周期脉冲生成部；输出与周期脉冲的宽度对应的电压的变换部；将电压变换成数字电压值的AD转换器；从数字电压值算出表示周期脉冲的脉冲宽度的数字脉冲宽度的脉冲宽度计算部；调整从数字电压值向数字脉冲宽度变换的变换参数的调整部。
-
公开(公告)号：CN101911210A
公开(公告)日：2010-12-08
申请号：CN200880122484.X
申请日：2008-10-17
申请人： 株式会社IT&T
IPC分类号： G11C29/00
CPC分类号： G11C29/56 , G01R31/31928 , G11C29/56004 , G11C29/56012
摘要： 本发明公开了一种用于将半导体测试图案信号相乘的装置。该乘法装置首先将多个图案信号编码以使其具有不同的图案类型，并且根据异或逻辑(XOR)方案将已编码的图案信号相乘以便产生单个图案信号，由此识别相乘之前的图案信号和相乘之后的另一个图案信号之间的关系。图案信号分段/输出单元可将半导体测试图案信号分成多个图案信号，并同时输出该分段后的图案信号。图案信号复原/乘法单元可将从图案信号分段/输出单元中所接收到的分段后的图案信号复原为半导体测试图案信号，将复原结果输出到在要测试的目标半导体中记录测试图案的驱动器，以及将输出到驱动器的信号乘以预定频带，而不是与分段信号的频带相乘。
-
公开(公告)号：CN1842716B
公开(公告)日：2010-08-18
申请号：CN200580000296.6
申请日：2005-07-12
申请人： 爱德万测试株式会社
发明人： 村田清志
IPC分类号： G01R31/28
CPC分类号： G01R31/31928 , G01R31/31924
摘要： 本发明的测试待测设备的测试装置包括指令执行部，其在每个指令循环中依次执行待测设备的测试程序中所含有的指令；测试图像存储器，其执行各指令，存储对执行此指令的指令循环期间中所输出的测试图像列的图像长度进行识别的图像长度识别信息以及此测试图像列；测试图像存储器读取部，其在执行一个指令的情形时，将长度与通过执行一个指令而存储在测试图像存储器的图像长度识别信息相对应的测试图像列自测试图像存储器中读取；以及测试图像输出部，其在执行一个指令的指令循环期间中，对应于一个指令将测试图像存储器读取部所读取的测试图像列输出到待测设备的端子中。
-
-
-
-
-
-
-
-
-
搜索结果
35 条记录 (耗时 0.014 秒)
