公开(公告)号：CN102341717B

公开(公告)日：2013-09-11

申请号：CN201080010873.0

申请日：2010-03-12

申请人： 泰拉丁公司

发明人： 乔治·康纳

IPC分类号： G01R31/28 ,  G01R31/317 ,  G01R19/00

CPC分类号： G01R31/31919 ,  H04L1/24 ,  H04L69/03

摘要： 在一个实施例中，本发明提供了一种用于自动测试设备的协议引擎电路，所述协议引擎电路包括协议生成电路，所述协议生成电路被构造成检索协议特有数据，并用与被测器件相对应的所选协议定义格式化所述协议特有数据以测试所述被测器件。所述协议生成电路可以被构造成能从协议定义表检索所述所选协议定义。

公开(公告)号：CN101292171B

公开(公告)日：2012-04-18

申请号：CN200680039403.0

申请日：2006-10-12

申请人： NXP股份有限公司

发明人： 汤姆·瓦叶尔斯

IPC分类号： G01R31/3185

CPC分类号： G01R31/31919 ,  G01R31/318541

摘要： 一种用于测试集成电路核心或集成电路核心外部的电路的方法和设备，所述方法和设备使用测试电路沿移位寄存器电路传输来自测试电路的并行输入的测试矢量。该移位寄存器电路配置用于将没有进行测试的一个或多个核心进行旁路，并且向所测试核心的核心扫锚链提供测试矢量。将旁路核心配置成将相关联的移位寄存器电路部分驱动为保持模式，在所述模式中移位寄存器电路部分的存储元件的输出与其输入相连。当对核心进行旁路并且在测试模式下时，所述方法提供了对移位寄存器级的保持，并且这意味着由于施加于移位寄存器级时钟信号的变化，移位寄存器级不易出现误差。

公开(公告)号：CN102341717A

公开(公告)日：2012-02-01

申请号：CN201080010873.0

申请日：2010-03-12

申请人： 泰拉丁公司

发明人： 乔治·康纳

IPC分类号： G01R31/28 ,  G01R31/317 ,  G01R19/00

CPC分类号： G01R31/31919 ,  H04L1/24 ,  H04L69/03

摘要： 在一个实施例中，本发明提供了一种用于自动测试设备的协议引擎电路，所述协议引擎电路包括协议生成电路，所述协议生成电路被构造成检索协议特有数据，并用与被测器件相对应的所选协议定义格式化所述协议特有数据以测试所述被测器件。所述协议生成电路可以被构造成能从协议定义表检索所述所选协议定义。

公开(公告)号：CN1649120B

公开(公告)日：2010-09-29

申请号：CN200510004262.6

申请日：2005-01-04

申请人： 泰拉丁公司

发明人： 爱德华·奥斯特塔格

IPC分类号： H01L21/66 ,  G01R1/02 ,  G01R31/26 ,  G01R31/28 ,  H01L27/00

CPC分类号： G01R31/31919 ,  G01R31/31922 ,  G01R31/31924 ,  G01R31/31926 ,  G01R31/31928

摘要： 公开了一种用于自动测试设备中的通道结构。所述通道结构包括模式生成电路和定时电路，定时电路响应于所述模式生成电路以生成定时信号。格式化电路，耦合于所述定时电路的输出端，以生成脉冲信号波形。管脚电子电路，响应于所述格式化电路，用于连接所述自动测试设备到一个被测装置，其中所述模式生成电路，所述定时电路，所述格式化电路和所述管脚电子电路被形成于同一集成电路上。

公开(公告)号：CN1791803A

公开(公告)日：2006-06-21

申请号：CN200480013886.8

申请日：2004-05-21

申请人： 爱德万测试株式会社

发明人： 鹫津信栄

IPC分类号： G01R31/317

CPC分类号： G01R31/31926 ,  G01R31/31919 ,  G01R31/31928

摘要： 本发明的目的是提供一种试验装置，为一种对具有用于接收信号的多个元件终端的电子元件进行试验的试验装置，包括：将表示应赋予元件终端的信号的动作的动作条件，与该元件终端建立对应并输出的动作条件输出部、将电子元件的测试所使用的测试信号，根据动作条件所示的动作而赋予电子元件的测试模块；测试模块包括：分别与某个元件终端电气连接并将测试信号分别供给到该元件终端的多个装置终端、用于存储表示各个元件终端和与该元件终端连接的装置终端的对应的终端对应信息的终端对应存储部、将与对应动作条件的元件终端连接的装置终端，根据终端对应信息进行选择，并对选择了的装置终端设定动作条件的动作条件设定部。

公开(公告)号：CN1692285A

公开(公告)日：2005-11-02

申请号：CN200380100622.1

申请日：2003-12-17

申请人： 富士通株式会社

发明人： 古山孝昭

IPC分类号： G01R31/28

CPC分类号： G01R31/31704 ,  G01R31/31919

摘要： 一种半导体装置，能够采用简单的电路结构缩短检验时间，抑制检验用的电路面积的增加。半导体装置(10)具有与逻辑部混装的微存储器(11)。微存储器(11)包含动作控制电路(12)，该动作控制电路(12)根据包含地址、数据和指令的输入信号，执行数据的读出/写入动作。在利用地址选择的微存储器(11)的存储器区域内设置有测试寄存器(16)，该测试寄存器(16)存储用于选择测试模式的数据。写入电路(15)响应于从动作控制电路(12)提供的写入指令，生成允许向测试寄存器(16)写入数据的控制信号(RGT)。

公开(公告)号：CN1525187A

公开(公告)日：2004-09-01

申请号：CN200310103609.3

申请日：2003-10-27

申请人： 株式会社瑞萨科技

发明人： 森长也 ,  船仓辉彦 ,  花井寿佳

IPC分类号： G01R31/28 ,  G01R31/317 ,  H03M1/10

CPC分类号： G11C29/56 ,  G01R31/31905 ,  G01R31/31919 ,  G01R31/31926 ,  G06F11/263

摘要： 本发明提出了无需特别开发外部测试机而能够简单且快捷地进行测试的半导体集成电路的测试装置，以及采用该装置的半导体集成电路的制造方法。半导体集成电路的数字电路的测试装置，配置在与半导体集成电路进行信号交换的测试电路板附近。测试辅助装置设有：用以存储对应于多个测试项目的多个测试模式数据的测试模式存储器，以及被写入从多个测试模式数据中选择的测试模式数据的测试模式信号发生器。从测试模式存储器中读出被选择的测试模式数据的操作和将该数据写入测试模式信号发生器的操作，均由控制部加以控制。

公开(公告)号：CN105229481A

公开(公告)日：2016-01-06

申请号：CN201380072154.5

申请日：2013-02-28

申请人： 爱德万测试公司

发明人： 约翰·费迪尼 ,  安德鲁·尼米克

IPC分类号： G01R31/319 ,  G01R31/28

CPC分类号： G01R31/2834 ,  G01R31/31724 ,  G01R31/31903 ,  G01R31/31907 ,  G01R31/31919 ,  G06F11/263 ,  G11C29/56

摘要： 提供了能执行半导体器件的高速测试的自动测试设备。该自动测试设备包括测试器处理器的计算机系统，其中测试器处理器通信地耦接到多个FPGA组件。多个FPGA组件中的每个耦接到存储器模块并包括：可操作来从测试器处理器接收命令和数据的上游端口；可操作来与多个受测设备DUT中的相应DUT通信的下游端口；以及多个硬件加速器电路，其中每个硬件加速器电路被配置为与多个DUT中的一个DUT通信。每个硬件加速器电路包括：模式生成器电路，可配置为自动生成要被写入多个DUT中的一个DUT的测试模式数据；以及比较器电路，被配置为将从所述多个DUT中的所述一个DUT读取的数据、与写入到所述多个DUT中的所述一个DUT的测试模式数据进行比较。

公开(公告)号：CN104937428A

公开(公告)日：2015-09-23

申请号：CN201480004919.6

申请日：2014-01-07

申请人： 泰拉丁公司

发明人： 乔舒亚·马松·费里

IPC分类号： G01R31/3187

CPC分类号： G06F17/00 ,  G01R31/28 ,  G01R31/3187 ,  G01R31/31908 ,  G01R31/31919 ,  H04L69/03

摘要： 一种待测设备上用于测试待测设备的部件电路的测试器，所述测试器包括：逻辑器，所述逻辑器通过固件配置以实施测试电路，所述测试电路包括：协议发生器，所述协议发生器可被配置为生成协议；模式发生器，所述模式发生器可被配置为提供可根据所述协议中的一个或多个进行驱动的测试模式；和系统控制器，所述系统控制器用于响应于程序输入来选择用以测试所述部件电路的测试模式和协议。

公开(公告)号：CN103135049B

公开(公告)日：2015-08-26

申请号：CN201210495123.8

申请日：2012-11-28

申请人： 爱德万测试株式会社

发明人： 丰田拓也

IPC分类号： G01R31/3183

CPC分类号： H04L43/50 ,  G01R29/26 ,  G01R31/318307 ,  G01R31/31908 ,  G01R31/31919

摘要： 本发明提供一种测试图形生成装置，用于生成与具有多个管脚的被测器件之间进行通信的测试图形，其包括：图元生成部，用于基于用户的指示，生成在基本周期中表示在各个多个管脚之间进行通信的信号图形的周期图元；器件周期生成部，用于基于用户的指示，排列多个周期图元，生成表示多个基本周期内的信号图形的器件周期；序列生成部，用于基于用户的指示，排列多个器件周期，生成提供给被测器件的测试图形的序列。该装置使并不详细了解测试装置的硬件规格和测试装置用的程序语言的用户也能容易地生成测试图形。