利索-全球专利检索

  1. 登录
  2. 注册

搜索结果

5 条记录 (耗时 0.009 秒)

    一种基于FPGA的高速AD采集的设计方法
    1.
    发明公开
    一种基于FPGA的高速AD采集的设计方法 无效

    公开(公告)号：CN106771539A

    公开(公告)日：2017-05-31

    申请号：CN201611200015.8

    申请日：2016-12-22

    申请人： 南京因泰莱电器股份有限公司

    发明人： 张杭 ,  刘欢 ,  张宏扬 ,  张宇培 ,  丁洁

    IPC分类号： G01R19/25 ,  G05B19/042 ,  H03M1/22 ,  H03M1/50

    CPC分类号： G01R19/2509 ,  G05B19/042 ,  H03M1/22 ,  H03M1/50

    摘要： 本发明基于FPGA的高速AD采集的设计方法，以FPGA芯片为控制核心，采用8通道16位高精度的AD7606进行数据采集,根据AD7606的硬件规则，通过设计正确的AD时序来提高采集数据的速度，AD7606和FPGA接口模式为高速串行接口，将8个通道的实时电压值经过AD转换成16位二进制数，然后发送给FPGA进行后续的处理。本发明通过不违背AD芯片的相关要求，尽可能的缩短时序时间和采样间隔来加快采样速率，和传统的单片机或者CPU作为控制芯片配合AD进行采样相比，FPGA+AD的数据采集系统控制周期短，大大减少了前期数据采集的时间，具有开发周期短、灵活性强、通用能力好、易于开发、扩展等优点。

    位置编码器采样时序系统
    2.
    发明公开
    位置编码器采样时序系统 有权

    公开(公告)号：CN109374022A

    公开(公告)日：2019-02-22

    申请号：CN201810517159.9

    申请日：2018-05-25

    申请人： 株式会社三丰

    发明人： B.E.B.詹森 ,  A.M.帕茨瓦尔德

    IPC分类号： G01D5/00

    CPC分类号： H03M1/22 ,  G01D5/2266 ,  G01D5/00

    摘要： 位置编码器系统(例如，包括线性编码器)被配置为响应于在可预测时间(例如，根据预设频率等)从主机运动控制系统接收到的位置触发信号而快速提供编码器位置数据。确定预触发前置时间，该时间是定义的编码器位置采样时段的持续时间的一部分。然后在位置触发信号的下一个可预测时间之前的预触发前置时间启动编码器位置采样时段的当前实例。然后从主机运动控制系统接收当前位置触发信号(例如，接近编码器位置采样时段的当前实例的中间)。编码器位置采样时段的当前实例的平均有效采样时间与当前位置触发信号的实际时序在允许容限窗口内重合。