公开(公告)号：CN220020275U

公开(公告)日：2023-11-14

申请号：CN202321505588.7

申请日：2023-06-14

申请人： 北京汤谷软件技术有限公司

发明人： 李俊华 ,  郝智翔

IPC分类号： G06F13/36 ,  G06F12/08 ,  G06F11/26

摘要： 本实用新型提供一种基于FPGA的系统芯片原型验证调试装置，包括：现场可编程门阵列FPGA调试板以及与所述FPGA调试板电连接的双倍速率同步动态随机存储器；所述FPGA调试板包括：总线模块以及与总线模块电连接的调试控制器，所述调试控制器与所述双倍速率同步动态随机存储器通信连接，所述调试控制器用于对双倍速率同步动态随机存储器的时序参数和调试功能的配置。本实用新型可以提高FPGA原型验证和调试的效率，缩短整个芯片的验证时间。

公开(公告)号：CN215932619U

公开(公告)日：2022-03-01

申请号：CN202122152976.9

申请日：2021-09-07

申请人： 潍柴动力股份有限公司 ,  潍坊潍柴动力科技有限责任公司

发明人： 刘晓波 ,  黄枭凯 ,  李富民 ,  丛聪 ,  潘林

IPC分类号： G06F12/08 ,  G01R19/00

摘要： 本申请提供一种从板地址识别装置，包括：主板以及至少两个从板，主板和至少两个从板依次串联连接。其中，主板包括用于输出恒定电压的电源模块，从板包括分压模块、电压采集模块以及地址识别模块。本申请的从板地址识别装置，在每个从板中设置分压模块，可以基于主板的电源模块输出的恒定电压进行分压，从而地址识别模块可以根据电压采集模块采集到的不同电压值进行地址识别。由于每个从板可以同时进行地址识别，因此有效减少了从板地址识别的时间，从而提高了工作效率和使用体验。

公开(公告)号：CN204667386U

公开(公告)日：2015-09-23

申请号：CN201520224281.9

申请日：2015-04-14

申请人： 昆腾微电子股份有限公司

发明人： 张涛 ,  李林 ,  李旭芳

IPC分类号： G06F12/08 ,  G06F13/16

摘要： 本实用新型涉及一种分页寄存器的访问装置。分页寄存器包括页地址寄存器和数据寄存器，数据寄存器划分为两个以上寄存器页，页地址寄存器用于存储被访问寄存器页的页标识，数据寄存器采用内部地址进行寻址，内部地址包括寄存器页的页标识和数据寄存器的外部地址，该装置包括：页标识访问模块，用于接收页地址寄存器的外部地址，根据页地址寄存器的外部地址访问页地址寄存器，读取被访问寄存器页的页标识；数据访问模块，用于接收被访问数据寄存器的外部地址，生成被访问数据寄存器的内部地址，根据被访问数据寄存器的内部地址访问寄存器页。本实用新型可以实现即使访问的寄存器的个数大于能够分配的地址空间范围，实现对所有寄存器进行访问。

公开(公告)号：CN201556199U

公开(公告)日：2010-08-18

申请号：CN200920232363.2

申请日：2009-09-30

申请人： 江南大学

发明人： 柴志雷 ,  涂时亮 ,  吴小俊 ,  须文波 ,  孙俊 ,  叶新栋

IPC分类号： G06F12/08 ,  G06F9/38

摘要： 本实用新型涉及一种用于实时Java处理器的字节码高速缓存装置，属于计算机领域。本实用新型装置包括字节码计数器、高速缓存读地址多路选择器、高速缓存写地址多路选择器、高速缓存读地址寄存器、高速缓存写地址寄存器、高速缓存读地址加法器、高速缓存写地址加法器、字节码可读比较器、字节码可写比较器、主存储器、高速缓存以及字节码寄存器。本实用新型利用Java字节码不等长、多数字节码少于4个字节的特点，进行一次取4个字节，分多次使用完，从而产生预取时间。本实用新型装置具有指令自动预取机制，可以减少因取指令带来的CPU停顿；并可以确定未命中发生的字节码位置，使其访问时间可静态预测。在确保程序执行可预测的同时大大提高了Java处理器的性能。

公开(公告)号：CN2636325Y

公开(公告)日：2004-08-25

申请号：CN03208778.0

申请日：2003-08-29

申请人： 万国电脑股份有限公司

发明人： 谢祥安 ,  陈加立

IPC分类号： G06F12/08

摘要： 一种可提高存储量的储存装置，主要由一控制器与至少一固态储存媒体构成；其中，控制器内至少具有一与外部系统端连接的系统介面、一处理系统指令的微处理器以及一与这些固态储存媒体连通的记忆体介面；该控制器通过适当的压缩及/或解压缩机制，可将由外部系统端所传送待储存的原始数据以1/N的比例压缩成极微量化数据写入固态储存媒体，由此使固态储存媒体获得更大的存储量。

公开(公告)号：CN203102262U

公开(公告)日：2013-07-31

申请号：CN201320005234.6

申请日：2013-01-06

申请人： 北京忆恒创源科技有限公司

发明人： 季茂林 ,  王祎磊

IPC分类号： G06F12/08

摘要： 提供了一种具有多处理器的存储设备，包括主机接口，多个存储器芯片；每个存储器芯片中包括第一多个存储单元，由第二多个存储单元组成存储单元组，每个存储单元组内的存储单元可并行访问；所述存储设备还包括存储单元组地址生成电路，用于根据从主机接口接收的第一地址生成第一存储单元组地址，其中所述第一存储单元组地址用于访问第一存储单元组。

公开(公告)号：CN202563494U

公开(公告)日：2012-11-28

申请号：CN201120380851.5

申请日：2011-10-09

申请人： 西安交通大学

发明人： 张骏 ,  赵季中 ,  梅魁志

IPC分类号： G06F12/08

摘要： 本实用新型公开了一种用于多核处理器的一致性维护装置，包括若干处理器内核和片上网络；所述若干处理器内核均连接片上网络；所述处理器内核包括路由器。在发生读、写缺失时根据节点预测缓存单元直接预测访问与读、写缺失内核最近的有效数据副本节点，并利用节点挂起指针单元将更新目录步骤推迟到数据访问结束以后进行，从而完全隐藏目录访问延迟，提升了访存效率。

公开(公告)号：CN201570016U

公开(公告)日：2010-09-01

申请号：CN200920282530.4

申请日：2009-12-25

申请人： 东南大学

发明人： 凌明 ,  张阳 ,  梅晨 ,  王欢 ,  武建平 ,  李冰

IPC分类号： G06F12/08 ,  G06F12/10 ,  G06F13/28

摘要： 一种基于虚存机制的指令片上异构存储资源动态分配的电路，处理器内核发出对指令访问的虚拟地址，经过内存管理单元(MMU)转换为物理地址后，根据其旁路转换缓冲TLB的标志位状态，进过指令部分路由器，将物理地址发送到指令Cache及指令SPM控制器两者之一；如果指令SPM控制器接收物理地址，则对物理地址译码后访问指令SPM存储器；时钟模块在时钟中断时发出中断信号，由中断控制器响应，在中断处理程序中使用指令SPM控制器；指令SPM控制器包含一块SPM区域寄存器，指令SPM控制器根据SPM区域寄存器的信息，配置DMA控制器的源地址、目的地址以及搬运长度，DMA控制器经过高速AHB总线和外部存储器接口，根据片外主存SDRAM中的程序内容对指令SPM存储器中的内容进行更改，指令SPM控制器同时配置时钟模块的长度信息并使能时钟模块。

公开(公告)号：CN2700952Y

公开(公告)日：2005-05-18

申请号：CN200320100564.X

申请日：2003-10-15

申请人： 大唐微电子技术有限公司

发明人： 杨敬 ,  王隽盛 ,  朱磊

IPC分类号： G06F12/08 ,  G06F9/305

摘要： 本实用新型公开一种优化存储器逻辑分区结构的集成电路卡，包括地址计数器、存储器、I/O接口及控制器，所述存储器的逻辑分区中包含一个可写入访问权限控制字的控制区，以及若干由所述控制字的不同控制位分别确定访问权限的用户数据区，所述控制器还包含一个存储器访问方式寄存器，所述控制器根据分区指示信号、操作指示信号以及所述寄存器中相应控制位的值进行逻辑运算，控制对各用户数据区的操作使能信号的产生。本实用新型IC卡的多个用户数据区由发行商分别进行访问权限的设定，可以适应业务变化对IC卡存储器各数据区权限和容量的不同需求，大大节省了开发时间与成本。

公开(公告)号：CN2561011Y

公开(公告)日：2003-07-16

申请号：CN00223992.2

申请日：2000-08-15

申请人： 贵阳世纪天元网络科技有限公司

发明人： 张继强

IPC分类号： G06F12/08

摘要： 虚拟计算机多媒体集成装置，它包含一个多媒体控制器，一个或一个以上的虚拟计算机接口和虚拟卡；其中虚拟卡与虚拟计算机接口相联接，虚拟计算机接口的VGA、键盘、鼠标器输出端分别与多媒体控制器的VGA、键盘、鼠标器输入端联接。用本装置来构建多媒体教学网络的教学单元，可通过对教学单元中主机的资源共享，减少教学单元中的计算机数量，大幅度降低多媒体教学网络的构成成本，而且便于网络的升级换代。可用在各种多媒体教学网络的构建或更新中。