公开(公告)号：CN118899318A

公开(公告)日：2024-11-05

申请号：CN202410291804.5

申请日：2023-08-23

申请人： 南亚科技股份有限公司

发明人： 黄则尧

IPC分类号： H01L27/12 ,  H01L21/762

摘要： 本申请公开一种半导体装置结构的制备方法，包含：在一半导体基底上依序形成一第一、第二、第三及第四介电层；部分地移除该第四介电层以形成一上开口；部分地移除该第三介电层以形成一下开口，其中该下开口的宽度大于该上开口的宽度；在该下开口内形成一第一半导体结构，其中该第一半导体结构具有覆盖该下开口的相对侧壁的一第一部分和一第二部分；在该第一半导体结构的该第一部分与该第二部分之间形成一第二半导体结构，其中该第二半导体结构具有彼此隔开的一第一部分和一第二部分，该第二半导体结构的该第一部分直接接触该第一半导体结构的该第一部分，且该第二半导体结构的该第二部分直接接触该第一半导体结构的该第二部分；以及在形成该第一半导体结构和该第二半导体结构之后，移除该第三介电层和该第四介电层。

公开(公告)号：CN118899317A

公开(公告)日：2024-11-05

申请号：CN202311062516.4

申请日：2023-08-23

申请人： 南亚科技股份有限公司

发明人： 黄则尧

IPC分类号： H01L27/12 ,  H01L21/762

摘要： 本申请公开一种半导体装置结构，包含设置在一半导体基底上的一第一介电层，以及设置在该第一介电层上的一第二介电层。该半导体装置结构也包含设置在该第二介电层上的一第一半导体结构。该第一半导体结构具有借由一开口与彼此隔开的一第一部分和一第二部分。该半导体装置结构更包含设置在该第二介电层上且在该开口内的一第二半导体结构。该第二半导体结构具有彼此隔开的第一部分与第二部分。此外，该第二半导体结构的该第一部分直接接触该第一半导体结构的该第一部分，且该第二半导体结构的该第二部分直接接触该第一半导体结构的该第二部分。

公开(公告)号：CN118888565A

公开(公告)日：2024-11-01

申请号：CN202411382110.9

申请日：2024-09-30

申请人： 合肥晶合集成电路股份有限公司

发明人： 陈维邦

IPC分类号： H01L27/146 ,  H01L21/762

摘要： 本申请涉及一种背照式图像传感器及其制备方法、电子设备，涉及集成电路技术领域，包括：衬底、隔离叠层，以及位于衬底的第一表面上且沿平行方向交替排布，且朝向衬底延伸的光电二极管、目标隔离结构；衬底内包括一对一设置的目标隔离结构的正下方的多个沟槽隔离结构；隔离叠层位于一对一设置的目标隔离结构的正上方；目标隔离结构包括高于光电二极管的顶面且嵌入隔离叠层内部的凸出部；凸出部与隔离叠层的接触面呈波浪状，提升了隔离结构对于电子、光线的拦截能力，增加了进入感光区域的光线量的同时减少了像素间信号的串扰，从而提高了BSI图像的感光性能和图像质量。

公开(公告)号：CN118888511A

公开(公告)日：2024-11-01

申请号：CN202411323976.2

申请日：2024-09-23

申请人： 粤芯半导体技术股份有限公司

发明人： 李世韦 ,  欧阳文森 ,  王胜林

IPC分类号： H01L21/762 ,  H01L21/56 ,  H01L23/29 ,  H01L23/31 ,  H01L29/06

摘要： 本申请公开了一种隔离结构形成方法、半导体器件制备方法以及半导体器件，涉及半导体制备技术领域。该方法包括：在晶圆的正面刻蚀中等深度隔离沟道；通过炉管工艺在中等深度隔离沟道中沉积多晶硅以及在晶圆的背面形成多晶硅膜层；清除晶圆的背面的多晶硅膜层；通过炉管工艺在晶圆的正面和背面生长氮化硅膜层；在晶圆的正面刻蚀深沟隔离沟道；在深沟隔离沟道中生长氧化层。通过上述技术手段，解决了现有技术中晶圆表面的氮化硅膜层会出现坍塌的问题，以提高半导体器件的性能和良率。

公开(公告)号：CN118867064A

公开(公告)日：2024-10-29

申请号：CN202410833996.8

申请日：2024-06-26

申请人： 南昌大学 ,  南昌硅基半导体科技有限公司 ,  南昌实验室

发明人： 莫春兰 ,  刘秉林 ,  王立 ,  吴小明 ,  李璠 ,  刘志华 ,  郑畅达

IPC分类号： H01L33/00 ,  H01L27/15 ,  H01L21/762

摘要： 本发明公开了一种氮化镓基Micro‑LED阵列隔离沟槽的制备方法，通过湿法刻蚀氮化镓外延层制备隔离沟槽，同时完成Micro‑LED阵列的图形化。通过在湿法刻蚀外延层前，对外延层的厚度、粗化效果进行控制等步骤实现高像素图形的隔离，实现提高Micro‑LED器件侧壁的平整度与光滑度的同时提升Micro‑LED阵列的均匀性。本发明在增大Micro‑LED器件均匀性与稳定性的同时制备隔离沟槽，不损伤Micro‑LED器件的其他金属结构，具有操作简单、侧壁损伤小、生产效率高、设备简单、无金属溅射等优点，实际应用价值高。

公开(公告)号：CN114334790B

公开(公告)日：2024-10-29

申请号：CN202011051597.4

申请日：2020-09-29

申请人： 长鑫存储技术有限公司

发明人： 陈涛

IPC分类号： H01L21/762 ,  H10B12/00

摘要： 本发明公开了一种半导体结构的制造方法，包括：提供衬底，在所述衬底上蚀刻形成第一沟槽；在所述第一沟槽内填充氧化层，所述氧化层顶面不低于所述衬底顶面；对所述氧化层中邻接所述第一沟槽侧壁的区域向下蚀刻形成第二沟槽，所述第二沟槽深度小于所述第一沟槽深度，且所述第二沟槽宽度小于所述第一沟槽宽度的一半；于所述第二沟槽内形成补充层。本发明半导体结构的制造方法，形成上窄下宽截面的绝缘沟道，较深较宽的STI底部可以显著提高STI绝缘性，更好的解决漏电问题，形成AA的补充层，增大AA的面积，减小阻值并增加有源区着陆区域。利于后续存储节点接触或其他器件电接触的着陆。

公开(公告)号：CN114334791B

公开(公告)日：2024-10-25

申请号：CN202011056573.8

申请日：2020-09-30

申请人： 长鑫存储技术有限公司

发明人： 高上

IPC分类号： H01L21/762 ,  H10B12/00

摘要： 本发明提出一种半导体结构的形成方法及半导体结构；半导体结构的形成方法包含以下步骤：提供基底，基底表面具有沟槽；在基底表面形成隔离层，隔离层覆盖沟槽的侧壁和底壁；对隔离层进行预处理，使隔离层表面形成初始氧化层；通过原子层沉积工艺，在初始氧化层表面形成进阶氧化层；通过旋涂电介质工艺，在进阶氧化层表面形成介质层，使介质层填充沟槽。通过上述工艺设计，本发明通过预处理形成的初始氧化层，能够让进阶氧化层在后续制程中均匀生长，从而减少电介质旋涂填充过程的无效不良。

公开(公告)号：CN113345833B

公开(公告)日：2024-10-25

申请号：CN202011579074.7

申请日：2020-12-28

申请人： 晓山公司

发明人： 朴振源

IPC分类号： H01L21/762

摘要： 本发明涉及多层SOI衬底的制造方法及多层SOI衬底，所述多层SOI衬底的制造方法的特征在于，包括：(a)准备包括单晶硅衬底、形成于单晶硅衬底上的氧化层、形成于氧化层上多个第1绝缘图案及第1单晶硅外延层的SOI衬底的步骤；(b)在SOI衬底上形成绝缘层的步骤；(c)在绝缘层上形成多个第2绝缘图案及第2单晶硅外延层的步骤。

公开(公告)号：CN118824938A

公开(公告)日：2024-10-22

申请号：CN202411019286.8

申请日：2024-07-26

申请人： 上海积塔半导体有限公司

发明人： 张强强 ,  闫晓晖 ,  丁丽真 ,  沈文杰

IPC分类号： H01L21/762 ,  H01L29/06 ,  H01L29/36

摘要： 本申请涉及一种半导体结构及其制造方法；该半导体结构的制造方法包括：提供衬底；衬底包括至少一个沟槽；形成位于沟槽底部的第一衬垫层以及位于沟槽侧壁的第二衬垫层；形成覆盖第一衬垫层和第二衬垫层并填充沟槽的填充层；其中，第一衬垫层的硅离子含量大于第二衬垫层的硅离子含量；填充层在第一衬垫层上的沉积速率大于其在第二衬垫层上的沉积速率。本申请有利于提升沟槽填孔能力，从而减少半导体结构的缺陷。

公开(公告)号：CN118782534A

公开(公告)日：2024-10-15

申请号：CN202410963509.X

申请日：2024-07-17

申请人： 上海积塔半导体有限公司

发明人： 于海龙 ,  董信国 ,  孟昭生

IPC分类号： H01L21/762 ,  H01L29/06

摘要： 本公开提供了一种半导体器件的制备方法及半导体器件，其中半导体器件包括硅衬底；多个隔离浅沟槽，每个隔离浅沟槽中填充有硅氧化物材料；每个隔离浅沟槽的开口处设置有自硅衬底向隔离浅沟槽中心延伸的硅材料层，隔离浅沟槽的开口面积大于硅材料层的覆盖面积。本公开提供的技术方案，通过在隔离浅沟槽的开口位置自硅衬底向隔离浅沟槽中心延伸的硅材料层，在保证浅沟槽隔离结构隔离作用效果的情况下，通过外延硅材料层的方式增大了有源区的所占面积，能够在半导体器件尺寸不断缩小的应用场景下增加有源区面积，具有可推广价值。