-
公开(公告)号：CN118824945A
公开(公告)日：2024-10-22
申请号：CN202410804675.5
申请日：2024-06-20
申请人： 上海积塔半导体有限公司
IPC分类号： H01L21/768 , H01L29/78
摘要： 本申请提供了一种刻蚀停止层制备方法及半导体结构。该刻蚀停止层制备方法包括：提供衬底，衬底上形成有间隔设置的NMOS器件和PMO S器件；并于衬底、NMOS器件和PMOS器件上形成第一应力刻蚀停止层；在位于PMOS器件上的第一应力刻蚀停止层上形成遮挡层；对位于NMO S器件上的第一应力刻蚀停止层进行紫外光照射，以使位于NMOS器件上的第一应力刻蚀停止层转化为第二应力刻蚀停止层。该刻蚀停止层制备方法可以在改善NMOS器件电学性能的同时，避免产生对PMOS器件电学性能的影响，从而对PMOS器件和NMOS器件施加相匹配的应力，实现最佳的性能增强。
-
公开(公告)号：CN118712130A
公开(公告)日：2024-09-27
申请号：CN202410843402.1
申请日：2024-06-26
申请人： 上海积塔半导体有限公司
IPC分类号： H01L21/768 , H01L21/336 , H01L23/48 , H01L29/78
摘要： 本发明涉及一种半导体结构及其形成方法。所述半导体结构的形成方法包括如下步骤：形成基底，所述基底包括衬底以及位于所述衬底上方的金属栅极结构；于所述金属栅极结构背离所述衬底的表面形成金属覆盖层，所述金属覆盖层与所述金属栅极结构电连接；采用选择性金属沉积工艺于所述金属覆盖层的表面形成导电连接柱。本发明避免了金属栅极结构在形成导电连接柱的过程中受到损伤，使得能够在金属栅极结构上方通过选择性金属生长工艺形成导电连接柱，从而有助于降低半导体结构内部的阻值，实现对半导体结构性能和制造良率的提升。
-
公开(公告)号：CN118588566A
公开(公告)日：2024-09-03
申请号：CN202410814855.1
申请日：2024-06-21
申请人： 上海积塔半导体有限公司
IPC分类号： H01L21/336 , H01L29/423 , H01L29/78
摘要： 本发明提供一种场效应晶体管结构及其制备方法。所述场效应晶体管结构，包括：衬底，所述衬底内界定有的所述场效应晶体管结构的有源区；第一沟槽，形成于所述衬底的所述有源区，所述第一沟槽具有在第一方向上相对的第一侧壁与第二侧壁，所述第一方向与所述衬底的顶面平行；栅极，覆盖第一沟槽底壁、所述第一侧壁以及所述第二侧壁；绝缘栅层，覆盖所述栅极表面；第二目标沟槽，位于所述绝缘栅层中并沿第二方向延伸至所述衬底的内部；沟道，填充所述第二目标沟槽并覆盖所述绝缘栅层表面，且沿第二方向向所述衬底的内部延伸。上述技术方案通过三维栅极控制碳化硅沟道，满足更小技术节点的迁移率提升和漏电流降低，还能提高对沟道的控制能力。
-
公开(公告)号：CN117810133A
公开(公告)日：2024-04-02
申请号：CN202410008443.9
申请日：2024-01-03
申请人： 上海积塔半导体有限公司
IPC分类号： H01L21/67 , H01L21/3105 , H01L21/02
摘要： 本发明涉及一种光固化工艺的监测方法及光固化装置。所述光固化工艺的监测方法包括如下步骤：提供基底；形成前驱层和介电材料层于所述基底上，所述前驱层在固化光源照射下能够产生监测物；采用所述固化光源照射所述前驱层和所述介电材料层，并监测所述监测物的浓度是否达到第一预设值，若是，则停止采用所述固化光源照射所述介电材料层，形成介电层。本发明确保了所述介电层的介电常数的稳定性，降低了光固化工艺的成本，并提高了光固化工艺的开发效率。
-
公开(公告)号：CN117389116A
公开(公告)日：2024-01-12
申请号：CN202311347147.3
申请日：2023-10-17
申请人： 上海积塔半导体有限公司
IPC分类号： G03F7/20
摘要： 本发明涉及一种确定接触孔光刻工艺条件方法。本发明通过将计算光刻与设计实验相结合，获取的光刻工艺条件：待涂敷抗反射涂层的目标膜厚、光阻的目标膜厚、目标照明参数、至少一目标曝光锚点，进而在预制衬底上通过改变能量宽裕度与对焦深度，对前述所获取的光刻工艺条件进行光刻工艺验证，确定接触孔光刻工艺条件。本发明适用于55nm‑65nm技术节点非浸没式光刻工艺开发，为55nm‑65nm技术节点新产品研发和导入节约时间和经济成本，且有效提高产品良率。
-
公开(公告)号：CN118522689A
公开(公告)日：2024-08-20
申请号：CN202410650177.X
申请日：2024-05-23
申请人： 上海积塔半导体有限公司
IPC分类号： H01L21/762 , H01L27/12 , H01L21/77
摘要： 本发明提供了一种半导体结构及其制备方法。本发明通过在衬底上的器件区域形成第一沟槽、并与第一沟槽内形成介质层与外延层，在衬底上的隔离区域形成隔离结构，隔离结构与介质层形成连续结构以将外延层与衬底隔离，介质层可以作为FD‑SOI结构的埋氧层，外延层可以作为FD‑SOI结构的SOI层，从而能够直接在硅衬底基础上实现FD‑SOI结构制造，改善器件性能。
-
公开(公告)号：CN118516755A
公开(公告)日：2024-08-20
申请号：CN202410598965.9
申请日：2024-05-14
申请人： 上海积塔半导体有限公司
IPC分类号： C30B25/02 , H01L21/02 , H01L21/205 , C30B25/16 , C30B29/06
摘要： 本发明提供了一种外延工艺方法，将衬底置于外延设备的反应腔内，将反应气体通入所述反应腔内进行外延生长，所述反应气体中以高阶硅烷气体为硅源，并且所述外延生长的气体压强为0.1毫托～1托。通过采用高阶硅烷气体作为硅源并在超低压强下进行外延生长，提高了硅源的利用率，同时也提高了外延单晶硅及硅化合物的品质，不仅降低了生产成本，也极大的提高了器件稳定性。
-
公开(公告)号：CN118173440A
公开(公告)日：2024-06-11
申请号：CN202410324661.3
申请日：2024-03-20
申请人： 上海积塔半导体有限公司
IPC分类号： H01L21/28 , H01L29/423
摘要： 本申请提供了一种控制栅极高度的方法及半导体结构，所述方法包括：提供一基底，所述基底包括衬底以及位于所述衬底上的多个栅极，多个所述栅极至少包括具有第一高度的第一栅极和具有第二高度的第二栅极，所述第二高度大于所述第一高度；形成阻挡层于所有所述栅极的顶部；形成填充层于所述阻挡层远离所述衬底的表面；以所述阻挡层为停止层去除部分所述填充层，直至暴露所述第二栅极顶部的所述阻挡层；去除暴露的所述阻挡层以暴露所述第二栅极；回刻蚀所述第二栅极至目标高度，所述目标高度与所述第一高度基本相同。上述技术方案，能够避免栅极高度不均匀导致的器件性能问题，并降低后续工艺困难度。
-
公开(公告)号：CN118099079A
公开(公告)日：2024-05-28
申请号：CN202410257679.6
申请日：2024-03-06
申请人： 上海积塔半导体有限公司
IPC分类号： H01L21/762 , H01L21/316
摘要： 本发明提供了一种半导体器件及制备方法，所述制备方法包括如下步骤：提供一衬底，在衬底的一表面形成介质层，介质层至少包括最上层的氮化硅层；在衬底形成于延伸至衬底内部的深沟槽；将衬底置入半导体制备设备的反应腔，半导体制备设备设置有远程等离子体源产生单元；反应腔内通入前驱体化合物，远程等离子体源产生单元解离前驱体化合物，解离后的离子与介质层的含硅物质反应生成第一表面生成物，第一表面生成物为所述深沟槽的填充材料的生长抑制剂；解离后的离子与所述深沟槽的侧壁和底壁的含硅物质反应生成第二表面生成物，所述第二表面生成物为所述深沟槽的填充材料的生长促进剂；沉积所述填充材料形成填充满所述深沟槽的深沟槽隔离结构。
-
公开(公告)号：CN117690860A
公开(公告)日：2024-03-12
申请号：CN202410009317.5
申请日：2024-01-03
申请人： 上海积塔半导体有限公司
IPC分类号： H01L21/762 , H01L21/8238 , H01L29/06 , H01L27/092
摘要： 本发明提供一种半导体结构及其制备方法。半导体结构的制备方法包括：提供衬底；在衬底表面形成沿第一方向的牺牲层、外延层、硬掩膜层，第一方向垂直于衬底表面；刻蚀形成第一沟槽，沿第二方向延伸、第三方向排布，第二、第三方向平行于衬底表面且互相垂直；在第一沟槽内填充绝缘材料；刻蚀形成第二沟槽，沿第三方向延伸、第二方向排布，第二沟槽暴露第一沟槽内的绝缘材料；去除牺牲层形成第一空隙；在第一空隙及第二沟槽内填充绝缘材料，第一空隙内的绝缘材料作为隔离层，第一、第二沟槽内的绝缘材料作为环形隔离结构，环形隔离结构包围的外延层作为有源区。上述技术方案通过在有源区周围形成隔离层及环形隔离结构，可以改善器件有源区漏电。
-
-
-
-
-
-
-
-
-
搜索结果
37 条记录 (耗时 0.034 秒)
