公开(公告)号：CN119943814A

公开(公告)日：2025-05-06

申请号：CN202510144989.1

申请日：2025-02-10

Applicant: 上海积塔半导体有限公司

Inventor： 王士超 ,  闫晓晖 ,  拉海忠 ,  丁丽真 ,  马快

IPC: H01L23/532 ,  H01L21/768

Abstract: 本发明提供了一种半导体器件及其制备方法，半导体器件包括：衬底；低介电常数材料层，位于衬底的一侧，低介电常数材料层包括掺碳多孔材料；溶胶保护层，设置于低介电常数材料层背离衬底的表面，溶胶保护层由碳基还原性溶胶形成，碳基还原性溶胶在低介电常数材料层表面形成还原性等离子体。溶胶保护层可以作为阻挡层防止外部离子与低介电常数材料层表面接触并防止低介电常数材料层表面离子的逃逸，同时在低介电常数材料层表面形成还原性等离子体，消耗外部氧化离子并修复低介电常数材料层表面的损伤，避免低介电常数材料层的掺碳多孔材料的含碳量和孔隙率下降，以避免低介电常数材料层的介电常数值增加，提高半导体器件性能。

公开(公告)号：CN119943812A

公开(公告)日：2025-05-06

申请号：CN202510101460.1

申请日：2025-01-22

Applicant: 芯联越州集成电路制造(绍兴)有限公司

Inventor： 张国鑫

IPC: H01L23/532 ,  H01L23/528 ,  H01L21/768

Abstract: 本发明提供一种半导体器件及其制造方法，半导体器件包括：基底，所述基底包括芯片区；所述基底上形成有器件结构、层间介质层和金属层，所述层间介质层覆盖所述器件结构，所述金属层贯穿所述层间介质层后与所述器件结构电连接，所述金属层还延伸至部分所述层间介质层上；至少两层钝化层，形成于所述层间介质层上，所述至少两层钝化层还延伸至所述芯片区拐角处的所述金属层的侧壁上以及所述芯片区非拐角处的所述金属层的侧壁上，所述至少两层钝化层未形成于所述芯片区拐角处的所述金属层的上表面。本发明的技术方案能够降低芯片拐角处的应力，进而提高芯片的可靠性。

公开(公告)号：CN119937247A

公开(公告)日：2025-05-06

申请号：CN202510145170.7

申请日：2021-02-02

Applicant: 富士胶片株式会社

Inventor： 高岛美沙树 ,  山崎健太 ,  村山哲 ,  井上和臣

IPC: G03F7/004 ,  G03F7/095 ,  G03F7/11 ,  G03F7/027 ,  G03F7/037 ,  G03F7/075 ,  H01L23/532 ,  H01L21/768

Abstract: 本发明提供一种固化性树脂组合物、将上述固化性树脂组合物适用于基材而成的树脂膜、将上述固化性树脂组合物固化而成的固化膜、包括上述固化膜的层叠体、上述固化膜的制造方法及包括上述固化膜或上述层叠体的半导体器件，所述固化性树脂组合物包含选自聚酰亚胺、聚酰亚胺前体、聚苯并噁唑及聚苯并噁唑前体中的至少一种树脂以及至少两种溶剂。

公开(公告)号：CN119923719A

公开(公告)日：2025-05-02

申请号：CN202280100383.2

申请日：2022-12-23

Applicant: 株式会社国际电气

Inventor： 山口大吾

IPC: H01L21/768 ,  H01L21/318 ,  H01L23/532

Abstract: 本发明提供一种基板处理方法，具备：(a)通过对表面具有第一膜和第二膜的基板，在单独存在原料的情况下，在上述原料不进行热分解且上述原料的物理吸附比化学吸附更优势性产生的条件下，供给原料、第一反应体和第二反应体，从而在上述第一膜及上述第二膜上形成第三膜的工序；以及(b)通过将在上述第一膜及上述第二膜上形成有上述第三膜的上述基板的表面，曝露于与上述第一膜反应的蚀刻剂，从而在保持上述第二膜及上述第三膜的同时，除去上述第一膜的工序。

公开(公告)号：CN115516627B

公开(公告)日：2025-05-02

申请号：CN202180029468.1

申请日：2021-03-12

Applicant: 美光科技公司

Inventor： A·纳亚兹·诺埃蒙 ,  S·W·鲁塞尔 ,  T·D·阮 ,  S·萨卡尔

IPC: H01L23/528 ,  H10D84/03 ,  H10D1/68 ,  H10D84/85 ,  H01L23/532

Abstract: 一些实施例包含一种集成组合件，其具有通过介入空间彼此隔开的一对大致上平行特征。导电管在所述特征之间且大致上平行于所述特征。所述导电管可形成于管路内。所述管路可通过以如下方式在所述特征之间沉积绝缘材料而产生：夹断所述绝缘材料的顶部区，以使所述管路作为所述经夹断顶部区下方的空隙区。

公开(公告)号：CN119905482A

公开(公告)日：2025-04-29

申请号：CN202311363252.6

申请日：2023-10-19

Applicant: 上海集成电路研发中心有限公司

Inventor： 刘晓钰

IPC: H01L23/528 ,  H01L23/532 ,  H01L21/768

Abstract: 本发明公开了一种后道金属互连层结构及制造方法，后道金属互连层结构包括：设于衬底上并位于同层的多个突出的金属连线；设于任意两个相邻的所述金属连线之间的介质保护壳层，所述保护壳层内具有空腔，所述空腔中填充有气凝胶层，所述气凝胶层和所述保护壳层共同形成所述金属连线间的介电层。本发明通过采用介电常数接近空气的气凝胶层作为金属连线间的隔离介质层，不但可以利用气凝胶层具有的极低介电常数有效降低后道金属互连层的金属连线间的电容，并能同时利用气凝胶层具有的极高耐压性能提供足够的机械强度，避免整个金属互连层结构发生坍塌。

公开(公告)号：CN119855232A

公开(公告)日：2025-04-18

申请号：CN202510064651.5

申请日：2025-01-15

Applicant: 湖北江城芯片中试服务有限公司

Inventor： 肖冲 ,  康世林

IPC: H10D86/00 ,  H01L23/367 ,  H01L23/373 ,  H01L23/522 ,  H01L23/528 ,  H01L23/532 ,  H10D86/01 ,  H01L21/768 ,  H01L21/762

Abstract: 本公开实施例提供一种半导体结构及其制造方法。所述半导体结构包括：堆叠设置的第一半导体层、第一介质层、第二介质层、第三介质层和第二半导体层，所述第一半导体层和所述第二半导体层之间通过所述第一介质层、所述第二介质层和所述第三介质层隔离开，所述第二半导体层用于形成半导体器件；设于所述第二介质层中的多个导电结构，所述导电结构包括沿堆叠方向相对的第一端和第二端，所述第一端和所述第一介质层接触，所述第二端和所述第三介质层接触；其中，所述第二介质层和所述第一介质层的材料不同，且所述第二介质层和所述第三介质层的材料不同；所述半导体器件通过所述第三介质层、所述导电结构和所述第一介质层进行散热。

公开(公告)号：CN119816944A

公开(公告)日：2025-04-11

申请号：CN202380063263.4

申请日：2023-08-04

Applicant: 苹果公司

Inventor： E·阿尔帕特肯 ,  A·奥利瓦

IPC: H01L23/528 ,  H01L23/535 ,  H01L23/522 ,  H01L23/532 ,  H10D30/60

Abstract: 公开了一种可在FinFET设备或其他FET设备中实现的单元布局。该单元布局利用隔离栅极结构来提供有源栅极的信号输入端与背侧金属层之间的路由。该隔离栅极结构包括由栅极间隔件包围的金属填充物。该金属填充物在该设备中的顶侧层与该设备中的背侧层之间连接。该金属填充物可通过顶侧金属层中的路由或放置在顶侧绝缘层中的金属线连接到该有源栅极的该信号输入端。该隔离栅极结构可以是放置在单元边界处或单元内部以提供对背侧信号路由的接入的任何标准单元的一部分。附加地，具有隔离栅极结构的填料单元可为相邻功能单元提供背侧路由连接。

公开(公告)号：CN119812104A

公开(公告)日：2025-04-11

申请号：CN202411403446.9

申请日：2024-10-09

Applicant: 台湾积体电路制造股份有限公司

Inventor： 李劭宽 ,  罗廷亚 ,  黄心岩 ,  李佳蓁 ,  张孝慷

IPC: H01L21/768 ,  H01L23/532 ,  H01L23/373

Abstract: 本发明的实施例提供了半导体结构及其形成方法。一种示例性方法包括在第一导电部件上方形成第一介电层，形成延伸穿过第一介电层且连接至第一导电部件的导电通孔，在导电通孔上方形成硬掩模层，对硬掩模进行图案化以形成暴露第一介电层的第一开口；形成牺牲层以部分填充第一开口，在牺牲层上形成多孔介电层，在形成多孔介电层后，选择性地去除牺牲层以形成气隙，在多孔介电层上方形成第二介电层，并且用第二导电部件替换图案化硬掩模层的直接设置在导电通孔上方的部分。

公开(公告)号：CN119774559A

公开(公告)日：2025-04-08

申请号：CN202311287192.4

申请日：2023-10-07

Applicant: 武汉楚兴技术有限公司

Inventor： 胡颖 ,  熊高伟 ,  刘超飞

IPC: C01B21/076 ,  H01L21/768 ,  H01L23/528 ,  H01L23/532 ,  C23C16/34 ,  C23C16/44

Abstract: 本申请提供一种氮化钛薄膜的制备方法、氮化钛薄膜及半导体结构，向反应腔室通入四二甲基胺钛，四二甲基胺钛吸附在衬底表面，衬底位于反应腔室内；对四二甲基胺钛进行加热，分解得到二甲胺气体和位于衬底表面的第一氮化钛薄膜；向反应腔室通入金属盐，金属盐与二甲胺反应，得到位于衬底表面的第二氮化钛薄膜；第二氮化钛薄膜为具有金属掺杂的第一氮化钛薄膜。利用四二甲基胺钛和金属盐制备得到具有金属掺杂的氮化钛薄膜，操作步骤简单，成本较低，而且通过掺杂金属能够降低氮化钛薄膜的本征电阻率，提高氮化钛薄膜的导电性，进而提高钨栓的整体导电性。