公开(公告)号：EP1911098A1

公开(公告)日：2008-04-16

申请号：EP05767906.0

申请日：2005-06-30

申请人： Freescale Semiconductor, Inc.

发明人： SPARKS, Terry

IPC分类号： H01L29/786 ,  H01L21/336 ,  H01L21/3213 ,  H01L21/764

CPC分类号： H01L29/78639 ,  H01L21/32135 ,  H01L21/84 ,  H01L29/66772 ,  H01L29/78654

摘要： A method of forming a semiconductor structure comprises forming a first layer of silicon (10) and then forming a second, silicon germanium, layer (12) adjacent the silicon layer (10). A thin third layer of silicon (14) is then formed adjacent the second layer (12). A gate structure is then formed upon the third layer of silicon (14) using convention Complementary Metal Oxide Semiconductor (CMOS) processes. Trenches are then formed into the second layer (12) and the structure is then exposed to a thermal gaseous chemical etchant, for example heated hydrochloric acid. The etchant removes the silicon germanium, thereby forming a Silicon-On­-Nothing structure. Thereafter, conventional CMOS processing techniques are applied to complete the structure as a Metal Oxide Semiconductor Field Effect Transistor, including the formation of spacer walls (28) from silicon nitride, the silicon nitride (30) also filling a cavity formed beneath the third layer of silicon (14) by removal of the silicon germanium.

公开(公告)号：EP1641026A2

公开(公告)日：2006-03-29

申请号：EP05255704.8

申请日：2005-09-14

申请人： IDC, LLC

发明人： Cummings, William J. ,  Floyd, Philip D.

IPC分类号： H01L21/00 ,  B81C1/00 ,  G02B26/08

CPC分类号： H01L21/3065 ,  B81B2201/047 ,  B81C1/00531 ,  B81C2201/0142 ,  B81C2201/056 ,  G02B26/001 ,  H01L21/32135 ,  H01L21/67069

摘要： Provided herein is an apparatus and a method useful for manufacturing MEMS devices. An aspect of the disclosed apparatus provides a substrate comprising an etchable material exposed to a solid-state etchant, wherein the substrate and the solid-state etchant are disposed in an etching chamber. In some embodiments, the solid state etchant is moved into close proximity to the substrate. In other embodiments, a configurable partition is between the substrate and the solid-state etchant is opened. The solid-state etchant forms a gas-phase etchant suitable for etching the etchable material. In some preferred embodiments, the solid-state etchant is solid xenon difluoride. The apparatus and method are advantageously used in performing a release etch in the fabrication of optical modulators.

摘要翻译： 本文提供了一种用于制造MEMS器件的装置和方法。 所公开的装置的一个方面提供了一种包括暴露于固态蚀刻剂的可蚀刻材料的衬底，其中衬底和固态蚀刻剂设置在蚀刻室中。 在一些实施例中，固态蚀刻剂被移动到靠近衬底的位置。 在其他实施例中，可配置分隔件在基板之间并且打开固态蚀刻剂。 固态蚀刻剂形成适于蚀刻可蚀刻材料的气相蚀刻剂。 在一些优选实施方案中，固态蚀刻剂是固体氙二氟化物。 该装置和方法有利地用于在光学调制器的制造中执行释放蚀刻。

公开(公告)号：EP1619268A2

公开(公告)日：2006-01-25

申请号：EP05015784.1

申请日：2005-07-20

申请人： AIR PRODUCTS AND CHEMICALS, INC.

发明人： Dingjun, Wu ,  Bing, Ji ,  Karwacki, Eugene Joseph Jr

IPC分类号： C23C16/44 ,  B08B7/00 ,  H01L21/00 ,  C23F1/12

CPC分类号： C23G5/00 ,  C23C16/4405 ,  H01L21/32135 ,  H01L21/32136

摘要： A process of removing titanium nitride from a surface of a substrate includes: providing a process gas including at least one reactant selected from the group consisting of a fluorine-containing substance and a chlorine-containing substance; enriching the process gas with at least one reactive species of the at least one reactant to form an enriched process gas, wherein the enriching is conducted at a first location; providing the substrate at a substrate temperature greater than 50°C, wherein the surface of the substrate is at least partially coated with the titanium nitride; and contacting the titanium nitride on the surface of the substrate with the enriched process gas to volatilize and remove the titanium nitride from the surface of the substrate, wherein the contacting occurs at a second location differing from the first location.

摘要翻译： 从衬底表面去除氮化钛的方法包括：提供包含选自含氟物质和含氯物质中的至少一种反应物的工艺气体; 用至少一种反应物中的至少一种反应性物质富集工艺气体以形成富集的工艺气体，其中富集在第一位置进行; 在大于50℃的衬底温度下提供所述衬底，其中所述衬底的所述表面至少部分地涂覆有所述氮化钛; 以及使衬底表面上的氮化钛与富集的处理气体接触以使氮化钛从衬底表面挥发并除去，其中接触发生在不同于第一位置的第二位置处。

公开(公告)号：EP1611599A2

公开(公告)日：2006-01-04

申请号：EP04719319.8

申请日：2004-03-10

申请人： LAM RESEARCH CORPORATION

发明人： LOHOKARE, Shrikant, P. ,  BAILEY, Andrew, D., III ,  HEMKER, David ,  COOK, Joel, M.

IPC分类号： H01L21/00

CPC分类号： H01L21/32135 ,  H01L21/32115 ,  H01L21/32136 ,  H01L21/7684

摘要： A system and method for planarizing a patterned semiconductor substrate includes receiving a patterned semiconductor substrate (100). The patterned semiconductor substrate includes a conductive interconnect material (120) filling multiple of features (102, 104,106) in the pattern. The conductive interconnect material having an overburden portion (112). The overburden portion (112) includes a localized non-uniformity (indicated in variations 114, 116, 118). An additional layer (202) is formed an the overburden portion. The additional layer and the overburden portion are planarized. The planarizing process substantially entirely removes the additional layer.

公开(公告)号：EP0660393B1

公开(公告)日：2000-05-10

申请号：EP94308743.7

申请日：1994-11-25

申请人： STMicroelectronics, Inc.

发明人： Sardella, John C.

IPC分类号： H01L21/768 ,  H01L23/532

CPC分类号： H01L21/76838 ,  H01L21/32135 ,  H01L21/76804 ,  H01L21/76829 ,  H01L23/5283 ,  H01L23/5329 ,  H01L2924/0002 ,  H01L2924/00

公开(公告)号：EP0865074A3

公开(公告)日：2000-01-05

申请号：EP98101176.0

申请日：1998-01-23

申请人： SIEMENS AKTIENGESELLSCHAFT

发明人： Dreybrodt, Jörg ,  Drescher, Dirk, Dr. ,  Zedlitz, Ralf ,  Wege, Stephan

IPC分类号： H01L21/28 ,  H01L21/3213

CPC分类号： C23C16/24 ,  C23C16/0272 ,  C23C16/42 ,  C23C16/4404 ,  H01L21/02532 ,  H01L21/02576 ,  H01L21/02579 ,  H01L21/0262 ,  H01L21/28061 ,  H01L21/32135 ,  H01L21/32137 ,  H01L21/32155

摘要： Die Erfindung betrifft ein Verfahren zur Herstellung dotierter Polysiliciumschichten und -schichtstrukturen sowie ein Verfahren zum Strukturieren derartiger Schichten und Schichtstrukturen, welche Polysilicumschichten umfassen. Das Dotierverfahren zeichnet sich dadurch aus, daß die Dotierverbindung als Prozeßgas bei der chemischen Gasphasenabscheidung des Polysiliciums zugesetzt wird, deren Zufuhr zum Prozeßgas jedoch gegen Ende der Gasphasenabscheidung gestoppt wird, so daß eine Grenzschicht aus undotiertem Silicium abgeschieden wird. Hierdurch wird eine günstige Oberflächenbeschaffenheit und bessere Haftfähigkeit zu einer Nachbarschicht erreicht. Das Strukturierungsverfahren umfaßt einen wenigstens dreistufigen Ätzprozeß, bei welchem in einer ersten Stufe ein fluorhaltiges Gas, in einer zweiten Stufe ein chlorhaltiges Gas und in einer dritten Stufe ein bromhaltiges Gas zum Ätzen verwendet wird. Die Erfindung betrifft weiterhin Wafer und Halbleiterchips, die unter Verwendung des Dotierverfahrens und/oder des Strukturierungsverfahrens hergestellt wurden.

摘要翻译： 在生产含寻求层，其中CVD期间的掺杂化合物被添加到处理气体层结构的掺杂的多晶硅层，并且在掺杂化合物添加是实现期望的掺杂和期望的沉积持续时间，从而做了之后终止 未掺杂的硅层的边界层被沉积。 优选地，该掺杂化合物是B，镓，铟，P，As或Sb，爱特别乙硼烷，三甲基硼，磷化氢或砷化氢的气态的或者挥发性化合物。 所以声称是在第一阶段使用的含氟气体（优选NF 3，的SiF 4，SF 6和/或氟化烃）通过三个阶段蚀刻工艺构造具有多晶硅层上的金属或金属硅化物层的层结构的方法 中，含氯气体（优选氯化氢，氯气和/或的BCl 3）在第二阶段和第三阶段含溴气体（优选的HBr）。 进一步声称是使用一种或两种以上方法的生产的晶片或半导体芯片上。

公开(公告)号：EP0889506A2

公开(公告)日：1999-01-07

申请号：EP98112292.2

申请日：1998-07-02

申请人： SIEMENS AKTIENGESELLSCHAFT

发明人： Engelhardt, Manfred, Dr. ,  Schwarzl, Siegfried, Dr.

IPC分类号： H01L21/311 ,  C23F1/00

CPC分类号： H01L28/55 ,  C04B41/5346 ,  C04B41/91 ,  C23F4/00 ,  H01L21/31122 ,  H01L21/31144 ,  H01L21/32135 ,  H01L21/32139 ,  H01L28/60

摘要： Erfindungsgemäß wird ein Verfahren zur Strukturierung zumindest einer zu strukturierenden Schicht, bereitgestellt, das die folgenden Schritte umfaßt: die zu strukturierende Schicht wird auf einer Unterlage bereitgestellt, eine Maske wird auf der zu strukturierenden Schicht bereitgestellt, die zu strukturierende Schicht wird trockengeätzt, wobei zumindest ein reaktiver Stoff vorgesehen ist. Das erfindungsgemäße Verfahren ist dadurch gekennzeichnet, daß während der Trockenätzung der reaktive Stoff und das Material der Maske und/oder der Unterlage an der Oberfläche der Maske und/oder der Unterlage zu einer nicht flüchtigen Verbindung reagieren.

摘要翻译： 通过通过掩模的干法蚀刻来构造层使用与掩模和/或基底材料反应形成非挥发性化合物的蚀刻剂。 优选地，试剂是选自氧，氮，氢，气态氟化合物和氯的反应性气体。 该层包括铜，铁磁材料（特别是铁，钴，镍或“坡莫合金”，RTM），4d或5d过渡金属（特别是铂族金属），铁电材料，高导电介电材料，钙钛矿或 它们的前体; 并且掩模和/或基底包括金属（优选铝，钛，钽，钼和/或钨），金属硅化物，金属氧化物或硅。

公开(公告)号：EP0661730B1

公开(公告)日：1998-04-01

申请号：EP94120738.3

申请日：1994-12-27

申请人： MATSUSHITA ELECTRONICS CORPORATION

发明人： Matsumoto, Shoji ,  Nikou, Hideo ,  Nakagawa, Satoshi

IPC分类号： H01L21/00 ,  H01L27/115 ,  H01G4/06

CPC分类号： H01L28/60 ,  H01L21/32135 ,  Y10S148/014

公开(公告)号：EP0660393A1

公开(公告)日：1995-06-28

申请号：EP94308743.7

申请日：1994-11-25

申请人： SGS-THOMSON MICROELECTRONICS, INC.

发明人： Sardella, John C.

IPC分类号： H01L21/768 ,  H01L23/532

CPC分类号： H01L21/76838 ,  H01L21/32135 ,  H01L21/76804 ,  H01L21/76829 ,  H01L23/5283 ,  H01L23/5329 ,  H01L2924/0002 ,  H01L2924/00

摘要： Integrated circuit fabrication with a thin layer (230) of oxynitride atop the interlevel dielectric (220), to provide an etch stop to withstand the overetch of the metal layer (300).

摘要翻译： 在层间电介质（220）顶上具有氮氧化物薄层（230）的集成电路制造，以提供蚀刻停止以耐受金属层（300）的过蚀刻。

公开(公告)号：EP0258698A2

公开(公告)日：1988-03-09

申请号：EP87111690.1

申请日：1987-08-12

申请人： HITACHI, LTD.

发明人： Okudaira, Sadayuki ,  Tsujimoto, Kazunori ,  Tachi, Shinichi

IPC分类号： H01L21/306 ,  H01L21/31 ,  C23F4/00

CPC分类号： H01L21/3065 ,  H01L21/32135 ,  H01L21/32136 ,  H01L21/32137

摘要： Etching of an article is carried out by maintaining the article at a temperature at which the vapor pressure of etching gas molecules becomes equal to or higher than the pressure of etching gas and the vapor pressure of neutral radicals contained in a plasma becomes equal to or lower than the pressure of an etching gas. An etching pattern with a substantially vertical side profile and extremely small in dimensional shift from the mask can be formed at high precision.

摘要翻译： 通过将制品保持在蚀刻气体分子的蒸气压变为等于或高于蚀刻气体的压力的温度并且等离子体中包含的中性基团的蒸气压变为等于或更低的温度来进行制品的蚀刻 比蚀刻气体的压力高。 可以以高精度形成具有基本上垂直的侧面轮廓并且从掩模的尺寸偏移极小的蚀刻图案。