公开(公告)号：EP1833094B1

公开(公告)日：2011-02-02

申请号：EP06300203.4

申请日：2006-03-06

申请人： STMicroelectronics (Crolles 2) SAS

发明人： Coronel, Philippe ,  Pouydebasque, Arnaud c/o Koninklijke Philips Electronics N.V.

IPC分类号： H01L29/786

CPC分类号： H01L29/78684 ,  H01L21/385

公开(公告)号：EP1650796A3

公开(公告)日：2010-12-08

申请号：EP05292061.8

申请日：2005-10-04

申请人： STMicroelectronics (Crolles 2) SAS ,  STMicroelectronics SA

发明人： Lenoble, Damien ,  Coronel, Philippe ,  Cerutti, Robin

IPC分类号： H01L21/768

CPC分类号： H01L21/76805 ,  H01L21/26506 ,  H01L21/28061 ,  H01L21/76814 ,  H01L23/485 ,  H01L29/66545 ,  H01L29/66636 ,  H01L2924/0002 ,  H01L2924/00

摘要： On modifie localement ladite région (51) de façon à créer une zone (510) s'étendant jusqu'à une partie au moins de la surface de ladite région et formée d'un matériau sélectivement éliminable par rapport au matériau de ladite région, on recouvre ladite région avec un matériau isolant (7), on forme dans le matériau isolant un orifice (90) débouchant à la surface de ladite zone, on élimine le matériau sélectivement éliminable de ladite zone à travers ledit orifice de façon à former une cavité (520) à la place de ladite zone, et on remplit ladite cavité et ledit orifice avec au moins un matériau électriquement conducteur (91).

摘要翻译： 该过程涉及在本地修改的区域以创建延伸尽可能其中来自材料做可以相对于所述区域的材料选择性地去除区是形成在该区域的表面的一部分的区域。 的区域覆盖有在绝缘材料。 孔口形成在出现在绝缘材料区的表面上。 所述可选择性拆卸的材料从通过孔的区域除去，以形成一个腔室，而不是区域。 空腔和孔在电填充有导电材料，所有的厚度，该厚度小于50nm的区域的材料是基于硅的材料，颜色：例如单晶硅或多晶硅，并且选择性地除去材料 是硅 - 锗合金。

公开(公告)号：EP1732119A2

公开(公告)日：2006-12-13

申请号：EP06290897.5

申请日：2006-06-01

申请人： STMicroelectronics ( Crolles 2) SAS ,  COMMISSARIAT A L'ENERGIE ATOMIQUE

发明人： Bustos, Jessy ,  Thony, Philippe ,  Coronel, Philippe

IPC分类号： H01L21/60 ,  H01L21/768

CPC分类号： H01L21/76897 ,  H01L21/31144 ,  H01L21/76802 ,  H01L2924/30107

摘要： Un procédé de réalisation de deux éléments (1a, 4a) superposés au sein d'un circuit électronique intégré permet de réduire ou de supprimer des marges d'alignement autour de ces éléments. Des côtés (12, 13) de l'élément de circuit supérieur (4a) sont définis par des bords de l'élément de circuit inférieur (1a), lors d'une étape d'exposition du circuit à un rayonnement lithographique. D'autres côtés (11a, 11b) de l'élément de circuit supérieur (4a) sont définis par une couche qui atténue une réflexion du rayonnement sur l'élément de circuit inférieur (1a). Le procédé peut être appliqué à une réalisation de connexions électriques.

摘要翻译： 一种辐射衰减层（2）下的电路元件的上方形成所做的是反射的辐射。 透明的辐射甲层上方衰减层形成。 甲光刻抗蚀剂掩模沉积在电路暴露于初级辐射通量。 掩模被显影，以除去曝光达上述掩模发展阈辐射的部分。 上部电路元件做了已通过衰减层和另一侧上叠加有较低的元件的一侧的边缘限定的一个边形成。 一个独立的claimsoft被包括为集成电子电路。

公开(公告)号：EP1732109A2

公开(公告)日：2006-12-13

申请号：EP06290900.7

申请日：2006-06-01

申请人： STMicroelectronics ( Crolles 2) SAS ,  COMMISSARIAT A L'ENERGIE ATOMIQUE

发明人： Bustos, Jessy ,  Thony, Philippe ,  Coronel, Philippe

IPC分类号： H01L21/027 ,  H01L21/3213

CPC分类号： H01L21/0277 ,  H01L21/0337 ,  H01L21/28123 ,  H01L21/32139 ,  H01L21/743 ,  H01L23/367 ,  H01L29/66484 ,  H01L29/66742 ,  H01L29/7831 ,  H01L29/78648 ,  H01L2924/0002 ,  H01L2924/00

摘要： Un procédé permet de former un masque sur un circuit électronique intégré, au dessus d'une cavité (C) créée en profondeur dans un substrat (100) du circuit. Pour cela, une surface du substrat (S) présente un enfoncement (E) au dessus de la cavité. L'enfoncement est rempli d'un matériau (10) sélectionné pour atténuer une réflexion d'un rayonnement lithographique (F1) sur la surface du substrat. Une couche de résine (3) est déposée sur le circuit puis exposée au rayonnement de sorte que des portions de résine situées au dessus de l'enfoncement et décalées par rapport à l'enfoncement reçoivent des quantités de rayonnement respectivement inférieure et supérieure à un seuil de développement de la résine. Un masque de gravure est alors obtenu sur le circuit, qui est aligné par rapport à la cavité.

摘要翻译： 该方法包括在集成电子电路的基板（100）中形成掩埋空腔（C），并且通过在空腔的右侧形成凹部来加热基板以封闭空腔。 凹部部分地填充有残留部分，以衰减由基板反射的辐射，并且在电路上形成平版印刷树脂层（3）。 该层暴露于辐射通量，其中调整通量或其持续时间，使得对应于两个辐射通量之和的辐射量高于该层的开发阈值。 还包括用于包括基板的集成电子电路的独立权利要求。